Implementace audio ekvalizéru v hradlovém poli FPGA

Loading...
Thumbnail Image
Date
ORCID
Mark
C
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Bakalářská práce seznamuje se základními typy audio ekvalizérů. Popisuje návrh číslicových filtrů pro grafický ekvalizér, správnou volbu struktury, rozložení a tvar číslicových filtrů. Také popisuje realizaci grafického ekvalizéru v aritmetice s pevnou řádovou čárkou. Dále je popsána implementace algoritmu grafického ekvalizéru na PC a implementace v hradlovém poli FPGA.
The bachelor thesis introduces the basic types of audio equalizers. It describes the design of digital filters for graphic equalizer, the correct choice of structure, placement and shape of digital filters. It also describes the implementation of graphic equalizer in the fixed-point arithmetic. It further describes an implementation of the algorithm graphic equalizer on PC and the implementation in gate array of FPGA.
Description
Citation
OTISK, L. Implementace audio ekvalizéru v hradlovém poli FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2010.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Automatizační a měřicí technika
Comittee
prof. Ing. Ladislav Jurišica, Ph.D. (předseda) doc. Ing. Petr Blaha, Ph.D. (místopředseda) Ing. Stanislav Klusáček, Ph.D. (člen) Ing. Tomáš Macho, Ph.D. (člen) Ing. Jan Pásek, CSc. (člen) Ing. Soňa Šedivá, Ph.D. (člen)
Date of acceptance
2010-06-15
Defence
Student obhájil bakalářskou práci s výhradami.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO