Implementace jádra 8-bitového mikrokontroléru do FPGA a ASIC
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Tato práce se zabývá návrhem jádra 8-bitového mikroprocesoru kompatibilního s jedním z 8-bitových mikrokontrolérů PIC společnosti Microchip. Teoretická část práce zkoumá jednotlivé architektury 8-bitových mikrokontrolérů PIC a popisuje architekturu vybraného mikrokontroléru a funkci jeho dílčích bloků. V praktické části je proveden návrh a realizace jádra kompatibilního z hlediska provádění instrukcí, toku dat uvnitř mikrokontroléru a funkce jeho dílčích bloků, to vše pro dosažení co možná nejlepší přenositelnosti programu psaného pro vzorový mikrokontrolér. Poslední část práce popisuje metodu implementace realizovaného jádra do obvodu FPGA a zmiňuje případné rozdíly návrhu pro implementaci do obvodu ASIC. Také řeší otázku programování jádra, jeho testování a verifikaci.
This thesis deals with design of microprocessor compatible with one of 8-bit microcontrollers manufactured by Microchip company. Theoretical part of this thesis analyzes architectures of 8-bit PIC microcontrollers, picks one of these microcontrollers and describes its architecture and function of its subcircuits. Practical part deals with design of architecture compatible in terms of instruction execution, internal data flow and subcircuit behavior, all this to achieve the best possible program portability from target microcontroller. The last part of thesis describes method of processor implementation into FPGA chip and mentions potential design differences for ASIC implementation. It also deals with verification and method of programming.
This thesis deals with design of microprocessor compatible with one of 8-bit microcontrollers manufactured by Microchip company. Theoretical part of this thesis analyzes architectures of 8-bit PIC microcontrollers, picks one of these microcontrollers and describes its architecture and function of its subcircuits. Practical part deals with design of architecture compatible in terms of instruction execution, internal data flow and subcircuit behavior, all this to achieve the best possible program portability from target microcontroller. The last part of thesis describes method of processor implementation into FPGA chip and mentions potential design differences for ASIC implementation. It also deals with verification and method of programming.
Description
Citation
WALLETZKÝ, O. Implementace jádra 8-bitového mikrokontroléru do FPGA a ASIC [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Mikroelektronika a technologie
Comittee
doc. Ing. Jaromír Hubálek, Ph.D. (předseda)
doc. Ing. Jan Maschke, CSc. (místopředseda)
doc. Ing. Pavel Šteffan, Ph.D. (člen)
prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen)
doc. Ing. Ladislav Hulenyi, CSc. (člen)
Date of acceptance
2014-06-17
Defence
Student seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky oponenta.
Jaký program byl použit pro testování? Student odpovídá.
Dotaz komise na použití více druhů kompilerů pro převod souborů. Student odpovídá.
Bylo potřeba imoplementovat všechny instrukce, Student odpovídá.
Byla porovnávána spotřeba? Student odpovídá.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení