Akcelerace identifikace HTTP hlaviček v obvodech FPGA

Loading...
Thumbnail Image
Date
ORCID
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Táto bakalárska práca sa zaoberá hardvérovou akceleráciou identifikácie hlavičiek HTTP protokolu, ktorý je na internete veľmi rozšírený. Cieľom je navrhnúť a implementovať hardvérovú architektúru, ktorá bude slúžiť na detekciu prítomnosti HTTP protokolu v pakete a bude dosahovať priepustnosť potrebnú k monitorovaniu na 100-gigabitových sieťach. V architektúre bol využitý nedeterministický stavový automat a vysoký stupeň paralelizmu na detekciu regulárnych výrazov.
The bachelor thesis deals with hardware accelerated identification of HTTP protocol headers, since HTTP is the most used protocol on the Internet. The goal is to design and implement a hardware architecture which will be used for detection of HTTP header in packet, and to achieve the throughput needed for monitoring of 100 Gbps networks. Nondeterministic finite automata and massive parallelism has been used for pattern match detection.
Description
Citation
BRYNDZA, I. Akcelerace identifikace HTTP hlaviček v obvodech FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2015.
Document type
Document version
Date of access to the full text
Language of document
sk
Study field
Mikroelektronika a technologie
Comittee
doc. Ing. Ivan Szendiuch, CSc. (předseda) prof. Ing. Dalibor Biolek, CSc. (místopředseda) Ing. Břetislav Mikel, Ph.D. (člen) doc. Ing. Jan Pekárek, Ph.D. (člen) Ing. Miroslav Zatloukal (člen)
Date of acceptance
2015-06-15
Defence
Student seznámil státní zkušební komisi s řešením své bakalářské práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise: 1) Jaké je praktické použití?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO