Interpret Petriho sítí pro řídicí systémy s procesorem Atmel

Loading...
Thumbnail Image
Date
ORCID
Mark
B
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Práce se zabývá interpretací vnořených petriho sítí popsaných jazykem PNML na procesorech Atmel. Zahrnuje popis cílové architektury, jež je značně omezená, jak co se týčeoperační a úložní kapacity, tak i výkonu. A tedy značně ovlinila návrh a implentaci samotného interpretu. Ten je hlavní náplní této práce a bude tedy detailně popsán z obou zmíněných pohledů. Protože při všech krocích byl kladen důraz na možnost verifikace a simulace samotného interpretu, byl pro implementaci použit jazyk smalltalk na platformě squeak. Ten nám umožnil testovat interpret na PC a následně jej přeložit pro cílovou architekturu v nezměněné podobě. Motivace k tomuto řešení a podrobný popis převodu jsou rovněž předmětem této práce.
Thesis focuses on interpretation of nested petri nets described in PNML language on Atmel processors. It introduces this limited - from memory capacity and perfomance point of views - targeted architecture, since it greatly affected both design and implementation. The interpreter is thouroughly described from all aspects of its design. One of most important concerns in the whole process was the ability to test and verify achieved state of functionality quickly and possibly without Atmel processor. That’s why the implentation took place on a squeak platform, that allowed to translate whole interpreter for targeted platform. Motivation behind this and overall process of translation is also a subject of this work.
Description
Citation
MINÁŘ, M. Interpret Petriho sítí pro řídicí systémy s procesorem Atmel [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2013.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Inteligentní systémy
Comittee
prof. Ing. Tomáš Vojnar, Ph.D. (předseda) doc. Ing. Jaroslav Zendulka, CSc. (místopředseda) prof. Ing. Mária Bieliková, Ph.D. (člen) Ing. Martin Hrubý, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen) Dr. Ing. Petr Peringer (člen)
Date of acceptance
2013-06-17
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm B. Otázky u obhajoby: V závěru práce uvádíte, že potenciálním slabým místem, z hlediska efektivity běhu, může být uložení dat v paměti. Jaké možnosti změny návrhu jsou podle vás možné? Experimenty nezahrnují analýzu paměťové náročnosti. Jaký je vývoj obsazení paměti při simulaci testované sítě z obrázku 5.6?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO