Implementace filtru síťového provozu v FPGA procesorem Microblaze
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Práce se zabývá možnostmi hardwarové akcelerace softwarového filtru síťového provozu běžícímu na procesoru MicroBlaze v FPGA čipu Spartan-3E. Akcelerovanou aplikací je standardní firewall Linuxového jádra názývaný iptables, konkrétně jeho rozšíření L7-filter. L7-filter vyhledává regulární výrazy v provozu procházejícím systémem, a tím umožňuje rozpoznávat různé protokoly aplikační vrstvy. Pro jeho významný vliv na výkonnost aplikace byl nahrazen hardwarovou jednotkou řízenou z vlastního modulu Linuxového jádra. Profilací a měřením propustnosti bylo zjištěno, že je takto možné zvýšit propustnost systému i více než dvojnásobně.
The thesis explores the area of hardware acceleration of a software network traffic filter running inside processor MicroBlaze in the FPGA Spartan-3E. The accelerated application is widely used firewall from the Linux Kernel called iptables, more precisely its extension L7-filter. L7-filter performs lookups inside network traffic using regular expressions. Because of its significant influence on the application performance, it has been exchanged with a hardware unit controlled from the Linux Kernel. The performance has been increased more than twice.
The thesis explores the area of hardware acceleration of a software network traffic filter running inside processor MicroBlaze in the FPGA Spartan-3E. The accelerated application is widely used firewall from the Linux Kernel called iptables, more precisely its extension L7-filter. L7-filter performs lookups inside network traffic using regular expressions. Because of its significant influence on the application performance, it has been exchanged with a hardware unit controlled from the Linux Kernel. The performance has been increased more than twice.
Description
Citation
VIKTORIN, J. Implementace filtru síťového provozu v FPGA procesorem Microblaze [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
prof. Ing. Václav Dvořák, DrSc. (předseda)
doc. Ing. Vladimír Janoušek, Ph.D. (místopředseda)
Ing. Vladimír Bartík, Ph.D. (člen)
Ing. Petr Matoušek, Ph.D., M.A. (člen)
Ing. Aleš Smrčka, Ph.D. (člen)
Date of acceptance
2011-06-13
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Dokážete nějak vysvětlit postupný nárůst propustnosti až do 10 paralelních spojení zřetelný na Obr. 5.3 (také na Obr. 6.6) a pak mírnější postupný pokles?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení