Hledání regulárních výrazů s využitím technologie FPGA

Loading...
Thumbnail Image
Date
ORCID
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Bakalárska práca sa zaoberá možnosťami hardvérovej akcelerácie vyhľadávania regulárnych výrazov. Obsahom práce je analýza už existujúcich hardvérových architektúr a zhodnotenie ich pozitívnych a negatívnych vlastností. Na základe týchto poznatkov je navrhnutá architektúra. Tá je založená na deterministických konečných automatoch s implicitnými prechodmi (D2FA), je implementovaná v jazyku VHDL a je vykonaná jej syntéza. Výsledky syntézy sú analyzované za účelom zistenia celkovej priepustnosti architektúry. Je navrhnuté programové vybavenie na prevod regulárnych výrazov do podoby D2FA a na optimalizovanie tohoto automatu s cieľom minimalizovania pamäťových nárokov. Implementácia je overená a je zhodnotený prínos jednotlivých optimalizačných techník na redukciu pamäťových nárokov.
Bachelor thesis deals with the possibility of hardware acceleration of regular expression matches. The content of the thesis is to analyze existing hardware architectures and evaluate their positive and negative properties. Based on this knowledge, the architecture is designed. It is based on deterministic finite automata with implicit transitions (D2FA), is implemented in VHDL and is synthesized. The synthesis results are analyzed to determine the overall throughput of the architecture. It is designed software to convert regular expressions into a D2FA and to optimize this automaton in order to minimize memory requirements. The implementation is verified and the benefits of individual optimization techniques to reduce memory requirements are evaluated.
Description
Citation
KUBIŠ, J. Hledání regulárních výrazů s využitím technologie FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
doc. Ing. Ondřej Ryšavý, Ph.D. (předseda) doc. Ing. Peter Chudý, Ph.D., MBA (místopředseda) doc. RNDr. Martin Kovár, Ph.D. (člen) Ing. Petr Matoušek, Ph.D., M.A. (člen) Ing. Václav Šátek, Ph.D. (člen)
Date of acceptance
2018-06-12
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: V kapitole 5.2.1 jsou popsány nároky na hašovací funkci. Jaká hašovací funkce byla ve finále použita a jak dobře splňuje uvedené požadavky? V tabulce 7.1 jsou uvedeny zdroje výsledné HW implementace. Pro 16-bitovou variantu je zde uveden enormní nárůst BRAM. Pokud se nejedná pouze o překlep, čím je tento nárůst způsoben? V kapitole 7.1.2 jsou uvedeny garantované propustnosti HW architektury. Jaká by mohla být průměrná propustnost pro pravidla z kapitoly 7.2? V závěru práce je uvedeno, že architektura zaručuje škálovatelnost. Jakým způsobem je tedy možné výpočet škálovat a tak dosáhnout vyšších propustností (10Gb/s, 100Gb/s...)?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO