Simulátor asembleru x86 pro výuku

but.committeedoc. Dr. Ing. Dušan Kolář (předseda) doc. Ing. Jaroslav Zendulka, CSc. (místopředseda) Ing. David Bařina, Ph.D. (člen) Ing. Martin Hrubý, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: Jak komplikované by bylo do zdrojového kódu aplikace přidat novou instrukci?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorOrság, Filipcs
dc.contributor.authorHeštera, Andrejcs
dc.contributor.refereeSemerád, Lukášcs
dc.date.accessioned2019-07-08T15:56:30Z
dc.date.available2019-07-08T15:56:30Z
dc.date.created2019cs
dc.description.abstractCieľom tejto práce je nadobudnúť potrebné znalosti analýzou architektúry inštrukčnej sady x86 a jazyka symbolických inštrukcií pre navrhnutie a implementovanie simulačného prostriedku v objektovo orientovanom jazyku Java SE8.   Ten používateľovi umožní vytvárať kód založený na konvenciách a syntaxe z prostredia Netwide Assembler a následne daný kód simulovať na virtuálnej reprezentácii - simulačnom modele, ktorý napodobňuje chovanie procesora z rodiny architektúry x86. Výsledkom by malo byť prehĺbenie znalostí používateľa o principiálnej funkcionalite vykonávaného strojového kódu a to, ako mení stav procesora bez potreby takýto kód kompilovať špeciálnym spôsobom za účelom spustenia cez Debugger, či nutnosťou disponovať fyzickým systémom implementujúcim architektúru x86.cs
dc.description.abstractPoint of this thesis is gain knowledge base of x86 Instruction Set Architecture and x86 assembly language through analysis. Based on this knowledge, design and implement simulation environment in object oriented programming language Java SE8. This environment will give user option to create code based on conventions and syntax of Netwide Assembler and simulate created code on virtual representation - simulation model, which will imitate behavior of processor implementing instruction set architecture x86. The result of using this environment should be new knowledge for user about basic function of machine code execution and how this execution alters state of processor, without the need to specially compile created code for use in Debugger and having physical system implementing architecture x86.en
dc.description.markCcs
dc.identifier.citationHEŠTERA, A. Simulátor asembleru x86 pro výuku [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2019.cs
dc.identifier.other122281cs
dc.identifier.urihttp://hdl.handle.net/11012/180311
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectSimulátorcs
dc.subjectSimuláciacs
dc.subjectModelovaniecs
dc.subjectJavacs
dc.subjectObjektovo orientované programovaniecs
dc.subjectNetwide Assemblercs
dc.subjectNASMcs
dc.subjectasemblercs
dc.subjectasembler x86cs
dc.subjectarchitektúra x86cs
dc.subjectSimulatoren
dc.subjectSimulationen
dc.subjectModelingen
dc.subjectJavaen
dc.subjectObject oriented programmingen
dc.subjectNetwide Assembleren
dc.subjectNASMen
dc.subjectassembleren
dc.subjectassembler x86en
dc.subjectarchitecture x86en
dc.titleSimulátor asembleru x86 pro výukucs
dc.title.alternativex86 Assembler Simulator for Educationen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2019-06-11cs
dcterms.modified2020-05-10-16:13:26cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid122281en
sync.item.dbtypeZPen
sync.item.insts2021.11.22 23:00:04en
sync.item.modts2021.11.22 22:41:05en
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav inteligentních systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.38 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-22221_v.pdf
Size:
86.03 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-22221_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-22221_o.pdf
Size:
87.71 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-22221_o.pdf
Loading...
Thumbnail Image
Name:
review_122281.html
Size:
1.43 KB
Format:
Hypertext Markup Language
Description:
review_122281.html
Collections