PACNER, P. Akviziční systém pro LHC Abort Gap Monitor [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Cílem diplomové práce bylo inovovat systém monitorující chování svazku v urychlovači LHC. Stávající systém je v úvodu práce stručně popsán. Popis není příliš detailní, což je způsobenou chybějící dokumentací k původnímu řešení, nicméně jeho nedostatky jsou zjevné. Student navrhuje HW řešení nového systému, které je založeno na komponentách (deska s FPGA, deska s ADC) použitých i v jiných systémech CERN. Po sestavení aparatury vytvořil firmware pro FPGA který provádí zpracování dat ze senzoru svazku (fotonásobič), a předává je nadřazenému systému, který na základě nich posuzuje stav svazku v urychlovači. Systém byl úspěšně implementován, a kromě simulací byla provedeno i jeho otestování v laboratoři. Požadovaný test na urychlovači nebyl možný z důvodu jeho odstávky. Nicméně i z laboratorních testů je patrná korektní funkčnost systému. Práce byla od počátku poznamenána administrativními problémy v CERN, které vedly ke změně zadání v průběhu řešení projektu. Reálně měl tak student na veškeré studium problematiky i na práce na řešení podstatně méně času, než je obvyklé. Přesto byl schopen požadavky zadání téměř kompletně splnit, a to na velmi dobré úrovni. Práce je psána srozumitelně, čtivě, bez chyb a s dobrou formální úpravou. Uvítal bych poněkud podrobnější popis struktury designu v FPGA, a jednoznačnou identifikaci částí designu, které byly vytvořeny studentem (hardware i software).
Cílem práce bylo navrhnout, realizovat a otestovat nový abort gap monitor pro beam dump systém hadronového urychlovače (LHC). Hlavní motivací je náhrada původního modulu s analogovými integrátory za digitální akviziční jednotku z důvodů nevyhovující přesnosti a reprodukovatelnosti měření. V prvních dvou kapitolách student popisuje LHC beam dump systém a zaměřuje se na princip měření a systémové zařazení abort gap monitoru v tomto celku. Je zde popsána metoda měření a klíčové parametry použitého fotonásobiče a AD převodu, z nichž vyplývá následné zpracování získaného signálu v akviziční jednotce. Ve třetí části práce je popsána topologie původního modulu s analogovými integrátory a zesilovači, a FPGA ALTERA Stratix EP1S40 coby bridgem k ostatním modulům. V této kapitole jsou rozvedeny další nevýhody stávajícího zařízení, včetně možných potíží s dostupností použitých starších komponent, a je zde naznačen postup následného redesignu. Nejrozsáhlejší část práce je věnována samotnému navrhovanému modulu. V konceptu jsou uvedeny parametry zpracovávaných signálů a z nich vyplývající požadavky na modul, týkající se především nastavitelného zpoždění a synchronizace signálů z detektoru a AD převodníku s referenčními hodinami navrhovaného modulu. Této složitější problematice se student věnuje v sekci Data Management and Synchronization, kde je základní princip synchronizace zřejmý z blokového schématu na obrázku BST synchronizer Simplified diagram. Následuje popis a blokové schéma celého řetězce zpracování signálu od AD převodu a synchronizace, přes preprocesor, FIFO, procesor a digitální filtr. Uvedeným blokům odpovídají i jednotlivé moduly navržené v RTL. Zpracování signálu a interpretace dat v akviziční jednotce je podrobněji rozebráno v samostatné podkapitole. Student při návrhu pracoval s aktuálně běžně používanými rozhraními JESD204B a Wishbone, s generátorem IP pro Intel Arria V GX a navrhl jednoduchý řídicí stavový automat pro akvizici a zpracování dat. Pro otestování RTL designu student převzal stávající třídy testbenche pro generování hodin a dat, driver a monitor tesbenche, vytvořené kolegy z CERNu a popsané v blokovém schématu na obrázku General testbench topology. Připravil wrappery pro jejich napojení na vlastní moduly odpovídající jednotlivým modulům RTL designu a procedury pro základní otestování funkčnosti jednotlivých bloků. Samotné verifikaci by bylo vhodné věnovat více prostoru pro otestování mj. okrajových podmínek, ale tento úkol je nad rámec a časové možnosti v rámci diplomové práce. Základní ověření funkčnosti v HW proběhlo zřejmě jen izolovaně pomocí generátoru a osciloskopu. Zapojení do systému, následná měření a podrobná interpretace výsledků jsou uvedeny jako součást následující práce. Práce je psána srozumitelnou angličtinou. Menší nedostatky jsou v kapitole věnující se verifikačnímu konceptu, kde je použitý minulý, přítomný i budoucí čas, což působí zmatečně a není zřejmé, co student opravdu vytvořil, a co je neuskutečněným záměrem nebo plánem pro případnou budoucí práci. Dále je škoda, že student nevěnoval pozornost českému abstraktu, kde je spousta překlepů a kazí to dojem z jinak výborné korektury anglické části práce. Obojí mohlo být způsobeno nedostatkem času při dokončování diplomové práce. Kladem je naopak přehlednost práce a návaznost jednotlivých kapitol a popsaných bloků na reálné moduly a jejich dohledatelnost ve zdrojovém kódu. Dále jsou v přiložených souborech přehledně uvedeny adresní mapy použitých rozhraní a odkaz na schéma desky, což umožňuje získat představu o zařízení jako celku a jeho předání pro další práci.
eVSKP id 141548