MATOUŠEK, P. Rozšíření rozhraní pro řízení buňkového měniče pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Zadání bakalářské práce studenta Petra Matouška bylo zadáním, na jehož tvorbě se student již od počátku aktivně podílel. Zadání této práce bylo vytvořeno ve spolupráci s externím společností ELCOM, a.s., kde byl student zaměstnán jako stážista. V rámci řešení práce tak student komunikoval i s externím konzultantem Ing. Tomášem Žůrkem ze zadavatelské společnost, který vypracoval přiložený posudek konzultanta práce. Zde konzultant vyzdvihuje schopnost studenta se rychle zorientovat v dané problematice, jeho schopnost pracovat samostatně, svědomitě s cílem vyvinout funkční řešení, které bude možné použít na reálném zařízení. Konzultant hodnotí studenta stupněm A. Úkolem studenta byla realizace PWM modulu v hradlovém poli pro řízení buňkové měniče. Cílem bylo vytvořit v rámci práce rozšířitelný PWM modul, který bude možné realizovat v hradlovém poli flexibilně v definovaném množství instancí tak, jak budou požadovat budoucí aplikace zadavatelské společnosti. Cílů práce bylo dosaženo. Student dokázal zvolit vhodnou koncepci realizovaného PWM modulu a přidružených komunikačních komponent (SPI, SCI). Pomocí jazyka VHDL ověřil funkčnost všech komponent a také v hradlovém poli z rodiny Intel Cyclone IV výsledný modul zrealizoval. Následně pomocí experimentů na vývojovém kitu potvrdil správnou funkčnost vytvořeného PWM modulu a přidružených komunikačních komponent. Student věnoval řešení práce dostatek času, jednotlivé úkoly si už v počátcích řešení práce vhodně rozvrhl. Konzultace využíval v minimální míře, ale po celou dobu řešení práce byl iniciativní a plnil úkoly stanovené zadáním. Dosažené výsledky i formální zpracování práce jednoznačně svědčí o bakalářských schopnostech studenta. Díky dosaženým výsledkům, úrovni zpracování textu i práci s literaturou lze na práci pohlížet jako na velmi dobře zpracované dílo. V některých ohledech by dokonce text splňoval i požadavky kladené na práce diplomové. Předložené práci proto navrhuji hodnocení: Výborně – A (97).
Předložená bakalářská práce se zbývá rozšířením respektive náhradou modulu ePWM implementovaného v mikrořadičových platformách tak, aby bylo možné vytvořit multikanálový systém až s několika desítkami jednotek pro buňkový měnič. Vlastní text práce o sedmdesáti stranách je rozdělena do sedmi logicky navazujících kapitol doplněných o zdrojové kódy v jazyku VHDL. První a druhá kapitola seznamuje čtenáře se základními principy generování PWM, komunikačními rozhraními (sběrnice SPI a UART) a principy střídačů, které následně budou využity v bakalářské práci. Třetí kapitola je věnována nástrojům nutných k realizaci bakalářské práce. Naprostá absence popisu a rozboru struktury hradlových polí a jejich možností významně degraduje dosažené výsledky. Kapitoly čtyři až šest jsou zaměřeny na implementaci modulů ePWM, SPI, SCI a doprovodných funkcionalit. K jednotlivým modulům byly vytvořeny přehledné blokové a vývojové diagramy objasňující funkci. Poslední část práce se soustřeďuje na ověřování a verifikaci nově vzniklých modulů ve vybrané hardwarové konfiguraci využívající development kit s FPGA řady Cyclone IV. Z obsahového hlediska lze práci vytknout relativně malý rozsah teoretické části týkající se vnitřní struktury hradlových polí, omezený rozbor přechodu mezi časovými doménami a přístupů k řešení tohoto fenoménu, řešení uvedení obvodu do výchozího stavu a samostatnou podkapitolu ke správě hodinových signálů a jejich distribuci uvnitř FPGA. Samotný HDL kód je zatížen nedostatky uvedenými v předcházejícím odstavci, kdy by bylo elegantnějším přístupem pracovat v jedné časové doméně a využívat synchronizačního pulzu k povolení činnosti obvodu, než použit multiplexor – viz modul time_base - tb_clk
eVSKP id 142707