PAJSKR, J. Přídavný displej LCD k laboratornímu přípravku s programovatelným obvodem [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2008.
Zadání je splněno. Diplomant vypracoval blok řízení displeje v obvodu FPGA ve dvou variantách: pomocí implementovaného procesoru PicoBlaze, který je vhodný při použití řídicího obvodu FPGA, a pomocí stavového automatu účelného u obvodů CPLD. Formální zpracování práce je pečlivé, grafické prvky jsou přehledné. Nevhodným způsobem jsou psány vzorce (indexy nejsou snížené, není dodržena konvence v použití stojatého písma a kurzívy (s. 19, 20). U některých převzatých částí chybí odkazy (obr. 13, 17). Funkčnost navrženého a realizovaného vzorku byla prokázána s použitím vývojové desky s obvody typu CPLD a FPGA. Nenašel jsem však v práci, jaké množství strukturních prvků řídicí blok displeje spotřebuje. Nicméně obvodové i programové řešení zobrazovacího modulu lze považovat za přínosné a využitelné v konstrukcích s programovatelnou logikou.
| Kritérium | Známka | Body | Slovní hodnocení |
|---|---|---|---|
| Splnění zadání | A | 48/50 | |
| Aktivita během řešení a zpracování práce (práce s literaturou, využívání konzultací, atd.) | A | 20/20 | |
| Formální zpracování práce | B | 16/20 | |
| Využití literatury | A | 9/10 |
Implementaci řízení displeje v obvodu PLD student provedl ve dvou formách: pomocí procesoru PicoBlaze a pomocí specializovaného stavového automatu. V práci ale postrádám srovnání obou verzí, především pak z hlediska nároků na strukturální prvky cílového obvodu (FPGA či CPLD). Chybí také popis rozhraní řídicího bloku, který je nezbytný, pokud chceme blok použít ve vlastní aplikaci (jsou zmíněny řídicí signály, ale není vysvětlena jejich funkce). Práce vykazuje drobné nedostatky po stránce technického vyjadřování, některé informace jsou z textu obtížně pochopitelné (například popis časových relací řídicích signálů displeje, které nekorespondují s popisem časových intervalů v obrázku, na nějž je poukazováno). Kvalita některých obrázků je velmi nízká (Obr. 10, 13, 17). Student demonstroval funkci navržených bloků zobrazením dat, která byla poslána z PC do vývojové desky pomocí sériového portu (RS-232). Řídicí signály bloku byly pro tento účel připojeny na přepínače na vývojové desce, není však jasné, jaké nastavení bylo třeba zvolit.
| Kritérium | Známka | Body | Slovní hodnocení |
|---|---|---|---|
| Splnění požadavků zadání | A | 18/20 | |
| Odborná úroveň práce | B | 44/50 | |
| Interpretace výsledků a jejich diskuse | B | 16/20 | |
| Formální zpracování práce | B | 8/10 |
eVSKP id 8913