ŠTRYMPL, M. Výpočet vlastních čísel a vlastních vektorů hermitovské matice [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2016.
Posudek vedoucího se z velké většiny opírá o názory konzultanta Ing. Antonína Heřmánka, Ph.D., který byl v průběhu řešení se studentem v úzkém kontaktu. Cílem práce bylo navrhnout algoritmus výpočtu vlastních čísel vhodný pro implementaci na FPGA v plovoucí řadové čárce. Zvolený algoritmus tvoří výpočetně nejnáročnější část algoritmického modulu pro výpočet určování směru příchodu anténní (AoA) řady v pásmu 1090 MHz. S tímto ohledem byly také zvoleny rozměry hermitovské (komplexní) matice. Na začátku práce byl student seznámen s důležitými částmi celého řetězce určování AoA. Samostatně nastudoval různé metody výpočtu vlastních čísel hermitovských matic a provedl jejich porovnání z hlediska jejich vhodnosti pro implementaci v FPGA (paměťová náročnost, počet a druh aritmetických operací). Vybraný algoritmus modeloval v prostředí Matlab a následně navrhl HW architektury pro implementaci v obvodech FPGA. Vytvořený IP blok implementoval v jazyce VHDL a simuloval v prostředí Xilinx Vivado. Následně byl IP blok otestován na Xilinx Zedboard s obvodem Zynq. Student pracoval samostatně, práci konzultoval dle potřeby jak se zadavatelem práce, tak s odborníky na VUT v Brně. Technická kvalita vytvořené práce odpovídá složitosti zadání a potřebám zadavatele. Práce bude využita pro volbu architektury výpočetní části demonstrátoru AoA. Po formální stránce je práce na velmi dobré úrovni s velkým množstvím popisujících obrázků a grafů. Z práce je znatelné, že je student podrobně obeznámen s danou problematikou. Student efektivně využil dostupnou literaturu a získané znalosti použil pro zdárné dokončení diplomové práce.
Diplomová práce řeší obvodovou implementaci výpočtu vlastních čísel a vlastních vektorů hermitovské pozitvně-semidefinitní komplexní čtvercové matice čtvrtého řádu. V práci je detailně představen nezbytný matematický aparát. Dále jsou definovány potřebné algoritmy. Vytvořené algoritmy byly popsány v jazyce VHDL a následně implementovány do cílového FPGA. Ověření parametrů bylo provedeno nejen simulací, ale i pomocí jádra procesoru ARM integrovaného v cílovém FPGA. Student si vybral náročné téma a zadání vyřešil beze zbytku. Z předložené práce je patrné, že student postupoval systematicky. Kvalita výstupů je na vysoké úrovni. Vzhledem k výše uvedeným faktům hodnotím práci stupněm A s maximálním počtem bodů 100.
eVSKP id 94021