SVOBODA, S. Laboratorní přípravek pro demonstraci programovatelných logických obvodů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2008.
Zadání projektu je splněno. Řešitel vypracoval návrh laboratorního přípravku s obvodem CPLD typu EPM7064, přípravek realizoval a oživil. K demonstraci funkce přípravku vypracoval dva jednoduché projekty v systému Quartus. Pro úspěšné zpracování projektu musel prostudovat problematiku obvodů PLD (jazyk VHDL), která je v tomto rozsahu vyučována až v magisterském studiu (předmět MPLD). Řešitel pracoval na projektu velmi aktivně a iniciativně, na konzultace přicházel s vlastním návrhem řešení. Dokázal účinně využít informací z literatury, některé problémy samostatně řešil konzultacemi s výrobními firmami. Formální zpracování projektu je pečlivé, s minimem překlepů a podobných drobností (mezery mezi číselnými údaji a jednotkami), v některých místech je text trochu zbytečně rozvláčný, např. výčet součástek (s. 18) mohl být napsán stručněji. Účelnější by bylo zpracovat více demonstračních příkladů. Chybějí také odkazy na literaturu.
| Kritérium | Známka | Body | Slovní hodnocení |
|---|---|---|---|
| Splnění zadání | B | 42/50 | |
| Aktivita během řešení a zpracování práce (práce s literaturou, využívání konzultací, atd.) | A | 20/20 | |
| Formální zpracování práce | B | 16/20 | |
| Využití literatury | A | 10/10 |
Student měl dle zadání zpracovat přehled obvodů SPLD a CPLD hlavních výrobců těchto obvodů. Popsány jsou pouze obvody CPLD firmy Altera a to jen několika tabulkami se základními údaji o počtu makrobuněk, pinů a podobně. Navržená deska splňuje požadavky zadání, student se návrhu důsledně věnoval. Nicméně například použití klasické pojistky ve zdroji napájení je sporné, neboť je použit stabilizátor s proudovým omezením. V textu je velké množství obrázků a tabulek, často zbytečných (několik obrázků programovacích kabelů, programátorů, pouzdra obvodů CPLD). Některé obrázky se opakují (5.2.a 7.2). Výpisy zdrojových kódů v jazyku VHDL v textu zabírající celé strany, přičemž jejich vypovídací hodnota je prakticky nulová (popis portů, pouhé propojení vstupů na výstupy). Na přiloženém DVD postrádám soubor schématu pro program Eagle.
| Kritérium | Známka | Body | Slovní hodnocení |
|---|---|---|---|
| Splnění požadavků zadání | B | 17/20 | |
| Odborná úroveň práce | D | 30/50 | |
| Interpretace výsledků a jejich diskuse | B | 16/20 | |
| Formální zpracování práce | C | 7/10 |
eVSKP id 14670