




VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNologií

ÚSTAV MIKROELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF MICROELECTRONICS

NAPĚŤOVÉ REFERENCE V BIPOLÁRNÍM A CMOS PROCESU

VOLTAGE REFERENCES IN BIPOLAR AND CMOS PROCESS

DIPLOMOVÁ PRÁCE

MASTER'S THESIS

AUTOR PRÁCE

AUTHOR


Bc. VÁCLAV KOTRČ

VEDOUCÍ PRÁCE

SUPERVISOR

Ing. PETR KADAŇKA

BRNO 2015



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav mikroelektroniky

Diplomová práce

magisterský navazující studijní obor
Mikroelektronika

Student: Bc. Václav Kotrč
Ročník: 2

ID: 162243
Akademický rok: 2014/2015

NÁZEV TÉMATU:

Napět'ové reference v bipolárním a CMOS procesu

POKYNY PRO VYPRACOVÁNÍ:

Prostudujte alespoň dva koncepty CMOS napět'ové reference bez použití bipolárních tranzistorů. Proveďte jejich optimalizaci pro dosažení co nejvyšší přesnosti. Porovnejte tyto koncepty CMOS reference s již zpracovanou bipolární referencí typu Brokaw. Porovnejte dosaženou přesnost CMOS reference a bipolární reference. Porovnejte tyto reference také z hlediska plochy, odběru a co nejnižšího napájecího napětí. Pokud bude potřeba, pokračujte v návrhu a optimalizaci již rozpracované bipolární napět'ové reference.

DOPORUČENÁ LITERATURA:

Podle pokynů vedoucího práce

Termín zadání: 10.2.2015

Termín odevzdání: 28.5.2015

Vedoucí práce: Ing. Petr Kadaňka

Konzultanti diplomové práce:

prof. Ing. Vladislav Musil, CSc.

Předseda oborové rady

UPOZORNĚNÍ:

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT

Tato práce se zabývá návrhem napěťových referencí. Porovnává dosažené výsledky optimalizace bipolární reference typu Brokaw s referencemi MOSovými. Uvedená principiální schémata jsou vysvětlena, postupně rozdělena na úroveň základních bloků a analyzána pomocí Monte Carlo. Jsou zde také naznačeny postupy pro dosažení nižší odchylky referenčního napětí za účelem vynechání trimování obvodu při výrobě.

KLÍČOVÁ SLOVA

Přesný návrh, odchylka, napěťové reference, Brokaw, BandGap

ABSTRACT

This diploma thesis deals with precise design of Brokaw BandGap voltage reference comparing with MOS references. There is STEP BY STEP separation and analysis of proposed devices, using Monte Carlo analysis. There are also presented the methods for achieving a lower deviation of the output voltage for yielding device, which needs no trimming.

KEYWORDS

Precise design, standard deviation, voltage reference, Brokaw, BandGap

KOTRČ, V. *Napěťové reference v bipolárním a CMOS procesu*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2015. 79 s.
Vedoucí diplomové práce Ing. Petr Kadaňka.

Prohlášení

Prohlašuji, že svou diplomovou práci na téma „Napět'ové reference v bipolárním a CMOS procesu“ jsem vypracoval samostatně pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením tohoto projektu jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení § 152 trestního zákona č. 140/1961 Sb.

V Brně dne 18. května 2015

.....
podpis autora

Poděkování

Děkuji vedoucímu diplomové práce Ing. Petru Kadaňkovi za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování diplomové práce.

V Brně dne 18. května 2015

.....
podpis autora

OBSAH

Obsah	vi
Seznam obrázků	viii
Seznam tabulek	x
Úvod	
1 Teoretický rozbor	1
1.1 Bipolární napěťová reference typu Brokaw	1
1.2 Unipolární napěťové reference	3
1.2.1 Widlarův proudový zdroj	3
1.2.2 MOS Reference se součtem proudů	4
1.2.3 MOS Reference s rozdílem napětí	6
2 Návrh řešení	8
2.1 Reference typu Brokaw	8
2.2 MOS Reference se součtem proudů	16
2.3 MOS Reference s rozdílem napětí	22
3 Optimalizace	25
3.1 Reference typu Brokaw	25
3.1.1 Odchylka operačního zesilovače σ_{OZ}	25
3.1.2 Odchylka Bandgapu σ_{BG}	28
3.2 MOS Reference se součtem proudů	32
3.2.1 Odchylka proudové reference PTAT	33
3.2.2 Odchylka proudové reference CTAT	34
3.2.3 Trimování obvodu	36
3.3 MOS Reference s rozdílem napětí	40
3.3.1 Odchylka výstupního rozdílového bloku	41
4 Výsledky simulací	45
4.1 Stejnoseměrná analýza	45
4.1.1 Reference typu Brokaw	45

4.1.2	MOS Reference se součtem proudů.....	47
4.1.3	MOS Reference s rozdílem napětí	49
4.2	Střídavá analýza	51
4.3	Časová analýza	51
4.3.1	Reference typu Brokaw	51
4.3.2	MOS Reference se součtem proudů.....	52
4.3.3	MOS Reference s rozdílem napětí	53
4.4	Srovnání ploch obvodů	54
5	Závěr	55
	Literatura	57
	Seznam symbolů, veličin a zkratk	58
	Seznam příloh	59

SEZNAM OBRÁZKŮ

Obr. 1.1 Principiální schéma reference typu Brokaw bez startovacího obvodu.....	1
Obr. 1.2: Widlarův proudový zdroj	3
Obr. 1.3: Blokové znázornění součtu PTAT a CTAT	5
Obr. 1.4: Principiální schéma generátoru CTAT proudu.....	5
Obr. 1.5: Blokové znázornění rozdílu dvou CTAT veličin	6
Obr. 1.6: Principiální schéma výstupní buňky.....	7
Obr. 2.1: Praktická realizace reference typu Brokaw	8
Obr. 2.2: Parazitní PSPNP substrátový tranzistor.....	9
Obr. 2.3: Bázový proud při otevření parazitního substrátového tranzistoru.....	9
Obr. 2.4: Malosignálový model jádra bandgapu.....	11
Obr. 2.7: Frekvenční charakteristiky PTAT proudového zdroje	13
Obr. 2.8: Praktická realizace napěťové reference využívající teplotní závislosti V_{th} MOS tranzistoru.....	16
Obr. 2.9: Parazitní "BODY EFFECT" u NMOS tranzistoru	17
Obr. 2.10: Frekvenční charakteristiky PTAT proudového zdroje	18
Obr. 2.11: Frekvenční charakteristiky CTAT proudového zdroje.....	19
Obr. 2.12: Startovací proud tranzistorem M6 (zelená plná křivka) a náběh napájení (červená přerušovaná křivka).....	21
Obr. 2.13: Praktická realizace napěťové reference využívající rozdílu teplotních závislostí V_{th} NMOS a PMOS tranzistorů	22
Obr. 2.14: Proudový impuls M13	23
Obr. 2.15: Časový průběh výstupního napětí: bez M13 (červená přerušovaná křivka), s M13 (zelená plná křivka)	24
Obr. 3.1: Blokové schéma odchylky bipolární reference typu Brokaw.....	25
Obr. 3.2: Simulační schéma odchylky σ_{OZ} operačního zesilovače.....	26
Obr. 3.3: Blokové schéma odchylky operačního zesilovače v Brokaw referenci	26
Obr. 3.4: Simulační schéma odchylky diferenčního páru.....	27
Obr. 3.5 Simulační schéma odchylky σ_{BG} vlastního Bandgapu	28
Obr. 3.6: Blokové schéma odchylky bandgap buňky v Brokaw referenci	29
Obr. 3.7: Náhodné rozložení hodnot napětí V_{ref1} v procesu po optimalizaci	31
Obr. 3.8: Plocha součástek Brokaw reference	32

Obr. 3.9: Blokové schéma odchylky Reference založené na teplotní závislosti V_{th} MOS tranzistoru	32
Obr. 3.10: Simulační schéma rozptylu zdroje proudu PTAT	33
Obr. 3.11: Blokové schéma odchylky proudového zdroje PTAT.....	33
Obr. 3.12: Simulační schéma rozptylu zdroje proudu CTAT.....	34
Obr. 3.13: Blokové schéma odchylky proudového zdroje CTAT	34
Obr. 3.14: Porovnání velikostí součástek – před změnou (vlevo) po změně (vpravo)...	37
Obr. 3.15: Princip váhovacích rezistorů pro trimování	38
Obr. 3.16: Časová simulace trimovacího rozsahu	39
Obr. 3.17: Simulace trimování výstupního napětí V_{ref2}	40
Obr. 3.18: Blokové schéma odchylky reference s rozdílem napětí	41
Obr. 3.19: Simulační schéma rozptylu rozdílového bloku	41
Obr. 3.20: Blokové schéma odchylky rozdílového bloku	42
Obr. 3.21: Modifikace tranzistoru M5	43
Obr. 3.22: Náhodné rozložení hodnot referenčního napětí V_{ref3} v procesu.....	44
Obr. 3.23: Plocha součástek reference s rozdílem napětí	44
Obr. 4.1: Simulace výstupního napětí V_{ref1} v závislosti na napájení.....	45
Obr. 4.2: Výstupního napětí V_{ref1} při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka).....	46
Obr. 4.3: Proudová spotřeba Brokaw reference při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka).....	46
Obr. 4.4: Simulace výstupního napětí V_{ref2} v závislosti na napájení.....	47
Obr. 4.5: Výstupního napětí V_{ref2} při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka).....	48
Obr. 4.6: Proudová spotřeba reference se součtem proudů při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka)	48
Obr. 4.7: Simulace výstupního napětí V_{ref3} v závislosti na napájení.....	49
Obr. 4.8: Výstupního napětí V_{ref3} při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka).....	50
Obr. 4.9: Proudová spotřeba reference s rozdílem napětí při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka)	50
Obr. 4.10: Časová odezva Brokaw reference	51
Obr. 4.11: Časová odezva reference se součtem proudů	52
Obr. 4.12: Časová odezva s rozdílem napětí	53
Obr. 4.13: Srovnání ploch: a) reference se součtem proudů, b) reference s rozdílem napětí c) reference podle Brokawa	54

SEZNAM TABULEK

Tab. 1: Vliv změn na výstupní rozptyl V_{ref1}	31
Tab. 2: Vliv rozměrů proudového zrcadla CTAT bloku na odchylku celého obvodu ...	37
Tab. 3: Vliv rozměrů proudového zrcadla PTAT bloku na odchylku celého obvodu....	37
Tab. 4: Hodnoty nastavovacích rezistorů	39
Tab. 5: Vliv trimování na výstupní rozptyl V_{ref2}	40
Tab. 6: Vliv změn na výstupní rozptyl V_{ref3}	44

ÚVOD

Obvody poskytující stabilní referenční napětí jsou obsaženy v mnohých oblastech elektroniky, napájecí zdroje, spotřební elektronika, měřicí přístroje a další. Obvykle je požadováno stabilní, přesně definované napětí, neměnné přes teplotní rozsah, nezávislé na napájecím napětí, s co nejmenším proudovým odběrem, malou plochou a nezávislé na zvoleném procesu. Nezanedbatelný vliv na přesnost reference mají právě procesní vlivy při výrobě obvodu. Vhodným návrhem je lze kompenzovat do takové míry, aby bylo možné vynechat dostavování výstupní veličiny – trimování a tím snížit náklady potřebné pro výrobu. Další limitující faktor může být absence bipolárních tranzistorů ve výrobním procesu, právě ty se k návrhu referenčních obvodů dají dobře využít.

Tato práce se zabývá návrhem reference typu Brokaw. Obvod je optimalizován pro snížení odchylky výstupního referenčního napětí. Pro porovnání jsou vybrány dva rozdílné koncepty MOSových referencí, přizpůsobených pro použitý 0,25 μ m proces a následně taktéž optimalizovaných pro dosažení co nejmenší odchylky. Jelikož je však tato odchylka řádově odlišná v porovnání s výše zmíněnou bipolární referencí, je u vybraného obvodového řešení předveden návrh trimování s odsimulovanými výsledky. V závěru je uvedeno srovnání všech návrhů.

1 TEORETICKÝ ROZBOR

V době vytváření této práce bylo trendem navrhovat integrované obvody bez bipolárních tranzistorů, jelikož obvody vyráběné v BiCMOS jsou oproti CMOS technologicky i ekonomicky náročnější. Jednou z oblastí, kde se však v praxi stále využívá bipolárních tranzistorů zůstávají napěťové reference.

1.1 Bipolární napěťová reference typu Brokaw


Tento koncept využívá součtu dvou napětí, jednoho s kladným, druhého se záporným teplotním součinitelem. Po sečtení, s určitými koeficienty, lze dosáhnout teplotně stabilního napětí.

Reference využívá záporného teplotního koeficientu napětí na PN přechodu bipolárního tranzistoru. Proud, který protéká kolektorem bipolárního tranzistoru, můžeme popsat rovnicí [3]

$$I_c = I_S e^{\frac{V_{BE}}{V_T}}. \quad (1.1)$$

kde I_S je saturační proud, V_{BE} je napětí mezi bází a emitorem, $V_T = \frac{kT}{q}$ je teplotní napětí (pro $T \sim 300^\circ\text{K}$ je $V_T \sim 26\text{mV}$), $k = 1,38 \cdot 10^{-23}\text{J/K}$ je Boltzmannova konstanta, $q = 1,602 \cdot 10^{-19}\text{C}$ je náboj elektronu, T je absolutní teplota v kelvinech.

Na následujícím obrázku je znázorněna Brokaw napěťová reference [5]. Pro jednoduchost není uveden startovací obvod.



Obr. 1.1 Principiální schéma reference typu Brokaw bez startovacího obvodu

Pro výpočet napětí v uzlu V_i lze vycházet z Kirchhofova zákona. Pro smyčku tvořenou napětím V_{BE1} tranzistoru Q1, V_{BE0} tranzistoru Q0 a napětím na rezistoru R1 můžeme napsat:

$$V_{R1} = V_{BE0} - V_{BE1}. \quad (1.2)$$

Vyjádřením V_{BE0} a V_{BE1} z rovnice (1.1) dostaneme

$$V_{R1} = V_T \ln\left(\frac{I_0}{I_S}\right) - V_T \ln\left(\frac{I_1}{NI_S}\right) = V_T \ln\left(N * \frac{I_0}{I_1}\right). \quad (1.3)$$

kde N je poměr ploch PN přechodů tranzistorů Q0 a Q1. Toto napětí je přímo úměrné teplotě – PTAT (Proportional To Absolute Temperature). Pro snížení procesních vlivů je vhodné volit co nejvyšší poměr proudových hustot [4]. Obecně lze zvýšení dosáhnout dvěma způsoby:

- Zvýšení N - poměru ploch PN přechodů
- Zvýšením $\frac{I_0}{I_1}$ - poměru proudů PN přechody

Logaritmická závislost však od určitých hodnot přináší neúměrný nárůst plochy, často se volí $N = 4$, nebo 8.

Proud protékající rezistorem R1 se podle Ohmova zákona vypočítá jako

$$I_{R1} = I_1 = \frac{V_{R1}}{R1} = \frac{V_T \ln(N)}{R1}, \quad (1.4)$$

přičemž proudové zrcadlo M0-M1 s poměrem ploch 1:1 zajišťuje, že oběma bipolárními tranzistory protéká stejný proud $I_0 = I_1 = I_{R1}$. Rezistorem R2 pak podle Kirchhofova zákona protéká proud odpovídající součtu proudů obou bipolárních tranzistorů.

$$I_{R2} = I_0 + I_1 = I_{R1} + I_{R1} = 2I_{R1}, \quad (1.5)$$

Napětí v bodě V_i je pak dáno součtem V_{BE0} a úbytkem na rezistoru R2:

$$V_i = V_{BE0} + 2 \frac{R_2}{R1} V_T \ln(N). \quad (1.6)$$

Aby bylo dosaženo nízké (ideálně nulové) teplotní závislosti, je třeba řešit derivaci vztahu (1.6) podle teploty a položit tento výraz roven nule :

$$\frac{dV_{BE0} + 2 \frac{R_2}{R1} V_T \ln(N)}{dT} = 0 \quad (1.7)$$

$$\frac{dV_{BE0}}{dT} + 2 \frac{R_2}{R1} \frac{k}{q} \ln(N) = 0 \quad (1.8)$$

Odkud můžeme odvodit, čemu se rovná poměr $\frac{R_2}{R_1}$:

$$\frac{R_2}{R_1} = \frac{\frac{dV_{BE0}}{dT}}{2 \cdot \frac{k}{q} \ln(N)} \quad (1.9)$$


Teplotní koeficient $\frac{dV_{BE0}}{dT}$ (může být zjednodušen na konstantu -2 mV/K [1]) lze kompenzovat vhodnou volbou poměru rezistorů $\frac{R_2}{R_1}$. Teplotní koeficienty R_2 a R_1 se v poměru vykrátí a ve výsledku nemají vliv. k a q jsou fyzikální konstanty, stejně tak N je zvolená konstanta.

1.2 Unipolární napěťové reference

Koncepty unipolárních napěťových referencí [1] [8] [9] [10] byly voleny bez bipolárních tranzistorů (viz zadání práce) a přizpůsobeny pro použitý 0,25μm proces. Pokud je to možné, jsou obvody navrhovány se stejnými parametry (např. stejné referenční napětí), aby bylo možné jednodušší porovnání.

1.2.1 Widlarův proudový zdroj

Uvedené obvody jsou realizovány s využitím Widlarova proudového zdroje [1] [8] [10] (k napájení ostatních bloků, nebo pro využití teplotního koeficientu proudu), proto je mu v práci věnována zvláštní kapitola. Principiální schéma je vidět na následujícím obrázku:



Obr. 1.2: Widlarův proudový zdroj

Vytváření proudu je obdobné jako u Brokawovy reference uvedené v kapitole 1.1.1. Místo NPN bipolárních tranzistorů jsou zde použity NMOS. M1 a M2 mají rozdílné proudové hustoty a tím napětí $V_{GS1} \neq V_{GS2}$. Jelikož tranzistory M3 a M4 jsou zde navrženy tak, aby v obou větvích protékal stejný proud I , rozdílných hustot proudu dosáhneme změnou poměru ploch tranzistorů. Tranzistory M1 a M2 pracují v subthreshold režimu (nízké inverzi) - jejich napětí V_{GS} je nižší než prahové napětí V_{th} . V nízké inverzi platí následující vztah závislosti proudu I_D na napětí V_{GS} [1][2]:

$$I_D = I_{D0} e^{\left(\frac{V_{GS}}{nV_T}\right)} \quad (1.10)$$

Dostaneme vyjádřením V_{GS} :

$$V_{GS} = nV_T * \ln\left(\frac{I_D}{I_0}\right) \quad (1.11)$$

kde I_D je proud drainem, I_{D0} je svodový proud tekoucí mezi drainem a substrátem [1] a n je tzv. faktor strmosti (neideálnosti) – je závislý na kapacitách depletiční oblasti a oxidu Gate. Nabývá hodnot $1 \leq n$, [2]. Dále můžeme psát podle Kirchhoffova zákona:

$$V_{R1} = V_{GS2} - V_{GS1} = \Delta V_{GS} = nV_T * \ln\left(\frac{I_{D2} \frac{w_1}{l_1}}{I_{D1} \frac{w_2}{l_2}}\right) = nV_T * \ln\left(\frac{I_{D2} S_1}{I_{D1} S_2}\right). \quad (1.12)$$

Jak již bylo zmíněno, zrcadlo M3 - M4 zajišťuje $I_{D1} = I_{D2} = I$, tudíž můžeme napsat

$$V_{R1} = nV_T * \ln(N), \quad (1.13)$$


kde N je poměr ploch $\frac{S_1}{S_2}$. Na rezistoru R1 pak napětí V_{R1} vytvoří proud:

$$I = \frac{V_{R1}}{R1} = \frac{nV_T * \ln(N)}{R1} = \frac{n * k * T * \ln(N)}{q * R1}. \quad (1.14)$$

Vidíme, že stejně jako v kapitole 1.1.1, je proud I přímo úměrný teplotě – PTAT.

1.2.2 MOS Reference se součtem proudů

Tato konstrukce napěťové reference využívá proudy s opačnými teplotními koeficienty (jeden s kladným a druhý se záporným), které se sčítají v referenčním uzlu [1] [8]. Jelikož je k dispozici proud přímo úměrný teplotě z Widlarova zdroje (viz předchozí kapitola), je potřeba vygenerovat proud nepřímo úměrný teplotě – CTAT (Complementary To Absolut Temperature).



Obr. 1.3: Blokové znázornění součtu PTAT a CTAT


K tomu je využita teplotní závislost prahového napětí MOS tranzistoru. Rovnice pro drainový proud MOS tranzistoru v silné inverzi je [1] [2]:

$$I_D = \frac{1}{2} \mu C_{ox} \frac{w}{l} (V_{GS} - V_{th})^2 \quad (1.15)$$

Kde μ je pohyblivost nosičů náboje a C_{ox} kapacita oxidu. Odtud může být vyjádřeno V_{GS} v závislosti na prahovém napětí V_{th} :

$$V_{GS} = V_{th} + \sqrt{\frac{2I_D}{\mu C_{ox} \frac{w}{l}}} \quad (1.16)$$

Pokud je tranzistor navržen tak, aby druhý člen rovnice (1.16) byl zanedbatelný oproti V_{th} , bude teplotní závislost V_{GS} dána převážně závislostí prahového napětí [1]. Principiální zapojení pro generování CTAT proudu je uvedeno na následujícím obrázku:




Obr. 1.4: Principiální schéma generátoru CTAT proudu

Jelikož teplotní závislost V_{th} je záporná, je i proud $I = \frac{V_{GS}}{R_1} \approx \frac{V_{th}}{R_1}$ CTAT charakteru [2]. Pro součet proudů z Widlarova a tohoto zdroje lze využít rozšíření proudových zrcadel obou zdrojů. Praktický návrh je dále popsán v kapitole 2.2.

1.2.3 MOS Reference s rozdílem napětí

Tento koncept využívá rozdíl teplotních koeficientů napětí V_{GS} PMOS a NMOS tranzistorů, kde oba mají záporný teplotní koeficient [9]. PTAT závislost proudu I z Widlarova proudového zdroje zde není primárně využívána pro dosažení teplotní stability, ale pro napájení výstupního rozdílového bloku.



Obr. 1.5: Blokové znázornění rozdílu dvou CTAT veličin

Na následujícím obrázku je znázorněn rozdílový blok s výstupním napětím v uzlu OUT. V ustáleném stavu platí, že proud procházející rezistorem R_1 a zároveň R_2 je:

$$I_{R1} = I_{R2} = \frac{V_{GSN}}{R_1}. \quad (1.17)$$

Tento proud vytvoří na rezistoru R_2 úbytek:


$$V_{R2} = I_{R1} * R_2 = \frac{R_2}{R_1} * V_{GSN}. \quad (1.18)$$

A napětí výstupního bodu OUT je:

$$V_{OUT} = V_{GSN} + V_{R2} - |V_{GSP}|. \quad (1.19)$$

Po dosazení pak dostaneme:

$$V_{OUT} = V_{GSN} + \frac{R_2}{R_1} * V_{GSN} - |V_{GSP}| = \left(1 + \frac{R_2}{R_1}\right) * V_{GSN} - |V_{GSP}|. \quad (1.20)$$



Obr. 1.6: Principiální schéma výstupní buňky


Vhodným nastavením poměru rezistorů R2, R1 a rozměrů tranzistorů M2, M1 lze docílit pro daný proud teplotně stabilního napětí v uzlu OUT.

2 NÁVRH ŘEŠENÍ

Tato kapitola se zabývá konkrétními obvodovými řešeními a výpočtem parametrů referencí uvedených v kapitole 1. Parametry součástek finálních obvodů jsou v příloze C na konci dokumentu. Vlastnosti použitého výrobního procesu jsou v příloze B.

2.1 Reference typu Brokaw

Následující schéma ukazuje praktickou realizaci podle kapitoly 1.1.1. Skládá se ze čtyř hlavních bloků: startovacího obvodu, jádra bandgapu, operačního zesilovače a výstupního děliče.




Obr. 2.1: Praktická realizace reference typu Brokaw

Jádro bandgapu

Jádro je tvořeno tranzistory Q1 a Q2, rezistory R2 a R1, místo aktivní zátěže (viz kapitola 1.1) je zde použita rezistorová: RZ7 (R70 – R73) a RZ8 (R80 – R81).


Q1, Q2, Q3 a Q4 jsou vertikální bipolární tranzistory, poměr ploch Q1:Q2 je zvolen 8:1

(u součástek je násobnost ploch naznačena silnou čarou). Rezistorová zátěž je zde nesymetrická (dvojnásobná hodnota rezistoru RZ8 ve větvi Q1), to má za následek dvojnásobný proud tranzistorem Q2. Celkový poměr proudových hustot tranzistorů Q1 a Q2 je tak zdvojnásoben. Zvyšování hodnoty zátěže má příznivý vliv na hodnotu zesílení jádra bandgapu a tím i přesnost (offset OZ se dělí zesílením bandgapu při přepočtu na výstup Vref1 – jak bude uvedeno dále), nicméně zátěž musí být volena s ohledem na parazitní substrátový tranzistor v Q1 a Q2 [5].



Obr. 2.2: Parazitní PSPNP substrátový tranzistor

Pokud by vlivem velkého úbytku na rezistorové zátěži kleslo napětí na kolektorech pod potenciál báze, hrozilo by otevření parazitních tranzistorů a prudkému nárůstu proudu báze bipolárního tranzistoru (na Obr. 2.2 znázorněny jako PSPNP). Tento jev lze pozorovat na teplotní závislosti bázových proudů:



Obr. 2.3: Bázový proud při otevření parazitního substrátového tranzistoru

Červená přerušovaná křivka znázorňuje tranzistor s otevírajícím se PSPNP v porovnání se zavřeným PSPNP (zelená přerušovaná křivka). Zhruba při 90°C lze pozorovat snížení poklesu proudu a přibližně při 110°C se parazitní tranzistor otvírá a proud začíná narůstat.

Vycházet musíme z omezení, které je dané zadáním napájecího napětí – 1,7V (zhruba

200mV je vhodné ponechat rezervu pro správnou funkci předstabilizačního tranzistoru M4). Napětí na bázích tranzistorů Q1 a Q2 je přibližně 1,2V (referenční napětí). Touto jednoduchou úvahou zbývá pro úbytek na zátěži přibližně $1,7 - 0,2 - 1,2 = 0,3V$. Pokud dosadíme námi zvolenou hodnotu rezistoru $R1 = 192k\Omega$ s $N = 8$ do rovnice (1.4), pteče zátěži R_{Z8} proud

$$I_1 = \frac{V_T \ln\left(N \cdot \frac{2I_1}{I_1}\right)}{R1} = \frac{26 \cdot 10^{-3} \ln(16)}{192 \cdot 10^3} = 375nA. \quad (2.1)$$

Při úbytku maximálně 0,3V tak podle Ohmova zákona vychází hodnota rezistorové zátěže maximálně

$$R_{Z8} = \frac{0,3}{I_1} = \frac{0,3}{375 \cdot 10^{-9}} = 800k\Omega, \text{ respektive } R_{Z7} = 400k\Omega \quad (2.2)$$

R_{Z8} je v návrhu tvořen paralelní kombinací dvou rezistorů po 1,49M Ω (745k Ω). R_{Z7} pak paralelní kombinací čtyř (372,5k Ω).

Jak bylo uvedeno v teoretickém rozboru (kapitola 1.1), pro dosažení teplotní stability musí být derivace rovnice (1.6) podle teploty rovna nule. Pozn.: Vlivem nesymetrické zátěže vtéká do rezistoru R2 $I_1 + 2I_1 = 3I_1$, proto je v následující rovnici $3 \frac{R2}{R1}$ namísto $2 \frac{R2}{R1}$ jak je uvedeno v rovnici (1.6).

$$\frac{dV_{BE2} + 3 \frac{R2}{R1} V_T \ln\left(N \cdot \frac{I_2}{I_1}\right)}{dT} = 0 \quad (2.3)$$

$$\frac{dV_{BE2}}{dT} + 3 \frac{R2}{R1} \frac{k}{q} \ln\left(N \cdot \frac{2I_1}{I_1}\right) = 0 \quad (2.4)$$

Teplotní závislost V_{BE2} lze pro zjednodušení nahradit konstantou -2mV/°K. Odtud pak lze vyjádřit poměr R2 a R1 stejně jako v (1.7):

$$\frac{R2}{R1} = \frac{-\frac{dV_{BE2}}{dT}}{3 \cdot \frac{k}{q} \ln\left(N \cdot \frac{2I_1}{I_1}\right)} = \frac{2 \cdot 10^{-3}}{3 \cdot \frac{1,38 \cdot 10^{-23}}{1,602 \cdot 10^{-19}} \ln\left(8 \cdot \frac{2}{1}\right)} = 2,8 \quad (2.5)$$


Pokud tedy zvolíme $R1 = 192k\Omega$, bude přibližně $R2 = 538k\Omega$.

Výstupní napětí V_{ref1} použitím rovnice (1.6) tedy bude

$$V_{ref1} = V_{BE2} + 3 \frac{R2}{R1} V_T \ln(N \cdot 2) = \quad (2.6)$$

$$= 0,61 + 3 \cdot 2,8 \cdot 0,026 \cdot \ln(16) = 1,216V \quad (2.7)$$

Malosignálový model samotné bandgap buňky si lze představit podle [7] následovně:



Obr. 2.4: Malosignálový model jádra bandgapu

r_{e1} a r_{e2} jsou emitorové odpory tranzistorů, vypočítané jako

$$r_{e1} = \frac{V_T}{I_1} = \frac{26 \cdot 10^{-3}}{375 \cdot 10^{-9}} = 69,3 k\Omega \quad (2.8)$$

$$r_{e2} = \frac{V_T}{I_2} = \frac{26 \cdot 10^{-3}}{750 \cdot 10^{-9}} = 36,7 k\Omega. \quad (2.9)$$

Celkovou transkonduktanci můžeme odvodit tak, že nejprve zjistíme o jakou hodnotu dI se změní proud I_{R2} procházející rezistorem $R2$, když se změní napětí V_{ref1} o dV .

$$G = \frac{dI_{R2}}{dV_{ref1}} = \frac{1}{R_2 + \frac{(r_{e1} + R_1)r_{e2}}{r_{e1} + R_1 + r_{e2}}} = \frac{1}{538 \cdot 10^3 + \frac{(69,3 \cdot 10^3 + 192 \cdot 10^3)36,7 \cdot 10^3}{69,3 \cdot 10^3 + 192 \cdot 10^3 + 36,7 \cdot 10^3}} = 1,76 \mu A/V \quad (2.10)$$

Jelikož je tato transkonduktance určena proudem, který je složen ze součtu I_1 a I_2 , rozdělí se transkonduktance G na jednotlivé větve v převráceném poměru impedancí v odpovídajících větvích.

$$gm_1 = G \frac{r_{e2}}{r_{e2} + R_1 + r_{e1}} = 1,76 \cdot 10^{-6} * \frac{36,7 \cdot 10^3}{69,3 \cdot 10^3 + 192 \cdot 10^3 + 36,7 \cdot 10^3} = 0,2 \mu A/V \quad (2.11)$$

$$gm_2 = G \frac{r_{e1} + R_1}{r_{e2} + R_1 + r_{e1}} = 1,76 \cdot 10^{-6} * \frac{69,3 \cdot 10^3 + 192 \cdot 10^3}{69,3 \cdot 10^3 + 192 \cdot 10^3 + 36,7 \cdot 10^3} = 1,55 \mu A/V \quad (2.12)$$

Výsledná transkonduktance je dána rozdílem $gm_1 - gm_2 = 1,55 \mu A/V - 0,2 \mu A/V = 1,35 \mu A/V$ a tedy i zesílení vzhledem k rozdílným hodnotám zátěže v jednotlivých

větvích se pak vypočítá jako

$$A_1 = g_{m1} * R_{Z8} = 0,2 \cdot 10^{-6} * 745 \cdot 10^3 = 0,153 \quad (2.13)$$

$$A_2 = g_{m2} * R_{Z7} = 1,55 \cdot 10^{-6} * 372,5 \cdot 10^3 = 0,579 \quad (2.14)$$

$$A_{BG} = A_1 - A_2 = 0,579 - 0,153 = 0,43 \quad (2.15)$$

Simulacemi byl výpočet zesílení ověřen s výsledkem 0,42.

Operační zesilovač

Použitý OZ je základní, jednostupňový, skládající se z diferenčního páru Q3, Q4 a aktivní zátěže M7, M8. Vzhledem k použité nesymetrické zátěži bandgapu je i operační zesilovač nesymetrický. Plocha Q4 je tedy dvakrát větší než Q3, obdobně je řešeno i proudové zrcadlo – aktivní zátěž. Výsledkem je nulový vstupní offset diferenčního páru a rozptyl bázových proudů způsobí stejnou chybu na RZ7 i RZ8. Opět je zde potřeba navrhovat zátěž s ohledem na parazitní substrátové tranzistory bipolárních tranzistorů. Prodlužování PMOS tranzistorů pozitivně ovlivňuje přesnost proudového zrcadla, zároveň však narůstá napětí mezi Gate a Source a tím hrozí otevření parazitních substrátových tranzistorů. Pokud je potřeba nižší procesní rozptyl (prodlužováním tranzistorů), ale není k dispozici dostatek napěťového prostoru (omezení například zadáním úlohy), je možné tranzistory zároveň rozšiřovat, případně použít zapojení se složenou kaskadou.

Napájení zesilovače je přivedeno z uzlu předstabilizovaného napětí V_{pred} (jak již bylo zmíněno, toto napětí je přibližně o 200mV nižší, než zadáním stanovené napájecí napětí 1,7V). Proud, který napájí OZ je veden přes proudové zrcadlo M9 – M10 s jednotkovým poměrem ploch. Hodnotu lze vypočítat

$$I_{ss} = \frac{V_{pred} - V_{GS10}}{R_6} = \frac{1,5 - 0,88}{958 \cdot 10^3} = 647nA. \quad (2.16)$$

Kde V_{GS10} je napětí mezi gate a source tranzistoru M10. Do jednotlivých větví se rozdělí v poměru ploch tranzistorů aktivní zátěže: $I_{Q4} \sim 400nA, I_{Q3} \sim 200nA$. Hodnota dynamické impedance v uzlu rd operačního zesilovače byla simulacemi určena jako $rd = 186M\Omega$. Pro výpočet transkonduktance operačního zesilovače lze použít obecný vzorec [12]:

$$g_m = \frac{I_{ss}}{V_T} * \frac{M}{1+M} \quad (2.17)$$

kde M je přenos zrcadla aktivní zátěže. Je zde patrné, že poměr ploch u diferenčního páru nemá vliv na výslednou transkonduktanci [12]. Pro symetrickou aktivní zátěž lze psát

$$g_{m(sym)} = \frac{I_{ss}}{V_T} * \frac{1}{1+1} = \frac{I_{ss}}{2V_T} = \frac{I_{ss}}{2V_T} \sim \frac{I_{Q4} + I_{Q3}}{2V_T} = \frac{600 \cdot 10^{-9}}{2 \cdot 26 \cdot 10^{-3}} = 11,5\mu A/V. \quad (2.18)$$

Jelikož je v návrhu použita nesymetrická aktivní zátěž s přenosem 2:1 (tedy $M = 0,5$), dosahuje výsledná transkonduktance $2/3$ z hodnoty symetrické aktivní zátěže:

$$g_{m(OZ)} = g_{m(sym)} * \frac{2}{3} = 11,5 \cdot 10^{-6} * \frac{2}{3} = 7,67 \mu A/V \quad (2.19)$$

Simulacemi pak byla tato hodnota ověřena pro nulovou hodnotu výstupního proudu s výsledkem $7,69 \mu A/V$.

Zesílení se určí jako součin transkonduktance a dynamické impedance:

$$A_{oz} = g_{m(OZ)} * r_d = 7,7 \cdot 10^{-6} * 186 \cdot 10^6 = 1432 \approx 63dB. \quad (2.20)$$

Ke zmíněné výstupní dynamické impedanci operačního zesilovače je připojen gate tzv. shunt tranzistoru M6. Ten slouží k regulaci napětí na výstupním děliči (R3, R4, R5). Aby byla zaručena schopnost regulovat, musí tímto tranzistorem vždy protékat určitý proud, empiricky stanovený na minimální hodnotu $1 \mu A$. Vzhledem k dostatečné proudové rezervě, byl použit $I_{shunt} = 2,5 \mu A$. Vlastnosti tohoto proudu budou určeny dále v následujícím odstavci o startu obvodu.


Pro zlepšení stability je do stejného bodu dynamické impedance připojena kompenzační kapacita $C0 = 8pF$ a rezistor $R9 = 569k\Omega$. $C0$ vytváří pól v přenosové charakteristice na frekvenci:

$$f_{p1} = \frac{1}{2\pi * r_d * C0} = \frac{1}{2\pi * 186 \cdot 10^6 * 8 \cdot 10^{-12}} = 107Hz. \quad (2.21)$$

Rezistor R9 pak s $C0$ vytvoří přenosovou nulu na frekvenci:

$$f_{z1} = \frac{1}{2\pi * R9 * C0} = \frac{1}{2\pi * 569 \cdot 10^3 * 8 \cdot 10^{-12}} = 35kHz \quad (2.22)$$

Tím se vytvoří fázová bezpečnost $93,7^\circ$ z původních $-21,5^\circ$ bez kmitočtové kompenzace.



Obr. 2.5: Frekvenční charakteristiky PTAT proudového zdroje

Chování obvodu po připojení napájení

Při náběhu napájení je důležité, aby se obvod dostal do definovaného pracovního bodu. K tomu slouží depletiční tranzistor M12. Díky vodivému kanálu je schopen poskytnout určitý proud i při nulovém napětí mezi gate a source (kanál není zcela uzavřen). Jak roste napájecí napětí, otvírá se tranzistor M1 (gate je „držen“ u potenciálu země tranzistorem M12, potenciál source „roste“ společně s napájecím napětím). Jakmile tímto tranzistorem začne protékat proud, vytvoří úbytek napětí na rezistoru R10, čímž otevře i tranzistor M0. Proud tranzistorem M1 se nakonec ustálí na hodnotě:

$$I_{M1} = \frac{V_{GS0}}{R_{10}} = \frac{0,5}{1,2 \cdot 10^6} = 277 \text{ nA}. \quad (2.23)$$

Přes zrcadla M2 - M3, a M4 - M5 slouží tento proud k napájení celé reference složené z jádra bandgap buňky, operačního zesilovače, shunt tranzistoru a výstupního děliče, proto plocha M5 musí být dostatečně velká (v porovnání s tranzistorem M4). Výstupní dělič odebírá proud, který je dán zvolenou hodnotou $R3 + R4$ a odpovídá

$$I_{out} = \frac{V_{BG}}{R3+R4} = \frac{1,216}{383 \cdot 10^3 + 3,64 \cdot 10^6} = 302 \text{ nA}. \quad (2.24)$$

Celkový proud je dán součtem proudu shunt tranzistorem, proudů tranzistory Q1 a Q2, napájecího proudu OZ (spolu s proudem M10), proudu tranzistorem M1, který se dvakrát zrcadlí (tento proud protéká dvěma větvemi) a proudem tranzistorem M0:

$$\begin{aligned} I_{M4} &= I_{shunt} + 3I_1 + 2I_{ss} + I_{out} + 2I_{M1} + I_{M0} \\ &= 2,5 \mu\text{A} + 3 \cdot 375 \text{ nA} + 2 \cdot 647 \text{ nA} + 0,3 \mu\text{A} + 0,55 \mu\text{A} + 0,3 \mu\text{A} \\ &= 6,1 \mu\text{A}. \end{aligned} \quad (2.25)$$

Pro přesnost je přínosné, pokud je napětí na kolektorech Q3 a Q4 stejné. Z toho vyplývá omezení pro rozměry M6: V_{GS6} by mělo být přibližně stejné jako V_{GS7} . Zároveň je také vhodné, aby I_{shunt} byl teplotně stabilní. Toho lze dosáhnout změnou teplotní závislosti proudu I_{M5} respektive I_{M1} , který je ovlivněn teplotní závislostí V_{th0} tranzistoru M0. Návrh tranzistoru M0, rezistoru R10 a zrcadla M4 - M5 musí korespondovat s rovnicemi (2.23), (2.25) a požadavkem na teplotní stabilitu I_{shunt} .

Aby mohl proud I_{shunt} protékat tranzistorem M6, musí být otevřen M11, tudíž $V_{GS11} > V_{th11}$ (850 mV). Napětí V_{GS11} je snímáno z výstupního děliče na rezistoru R3, pro úplné otevření je bráno napětí $V_{GS11} \sim 1,1 \text{ V}$. M11 je v obvodu zaveden pro jistotu korektního náběhu napětí. Pokud by z nějakého důvodu nastala situace, kdy by M6 byl plně otevřen při startu obvodu, proud z M5, by byl sveden (v případě absence M11) do země a zpětnovazební smyčka obvodu by nemusela správně zareagovat. Proud tedy při nárůstu napětí protéká hlavně výstupním děličem (M11 je uzavřen, dokud na R3 není vytvořen dostatečný úbytek napětí pro otevření M11).

Výstupní dělič


Napětí ve všech uzlech na výstupním rezistorovém děliči byla již dříve určena: $V_{pred} = 1,5V$, $V_{ref1} = 1,21V$. Proud byl rovněž určen na $I_{out} = 304nA$. Hodnoty rezistorů R3 a R4 byly zvoleny ($380k\Omega$ a $3,64M\Omega$) R5 se tedy jednoduše dopočítá:

$$R5 = \frac{V_{pred} - V_{ref1}}{I_{out}} = \frac{1,5 - 1,21}{304 \cdot 10^{-9}} = 954k\Omega. \quad (2.26)$$

Pozn.: Tento návrh napěťové reference nezohledňuje bázové proudy a jejich teplotní závislost. Bázové proudy Q1 a Q2 se přičítají k proudu I_{out} , a tím vytváří na R5 chybu. Z tohoto důvodu je v referenci použita hodnota rezistoru nižší než výše vypočítaná: $R5 = 766k\Omega$. Kompenzace by byla možná za předpokladu dostupného PTAT proudu protékajícího bipolárními tranzistory. Možné by bylo jej získat při použití aktivní zátěže bandgapu (místo rezistorové), nebo s jiným typem startovacího obvodu. Zároveň se v návrhu vyskytují relativně vysoké svodové proudy ovlivněné mimo jiné plochou bipolárních tranzistorů, (pro danou technologii je maximální možná: $10 \times 10 \mu m$). Vyšší hodnota plochy byla zvolena pro lepší souběh (viz dále v kapitole 3). Tyto proudy se projevují na teplotní charakteristice výstupního napětí V_{ref1} (viz kapitola 4.1.1).

2.2 MOS Reference se součtem proudů

Následující schéma ukazuje praktickou realizaci reference podle principů v kapitole 1.2.1. a 1.2.2. Skládá se ze čtyř bloků: Startovacího obvodu, proudového generátoru PTAT (Widlarův proudový zdroj), proudového generátoru CTAT (teplotní závislostí V_{th} MOS tranzistoru) a ze sumačního uzlu, využívajícího proudová zrcadla zmíněných zdrojů. Návrh obvodu je vhodné provést v pořadí uvedeném v této práci (PTAT – CTAT – Sumační uzel), z důvodu závislosti jednoho bloku na druhém. Zpětná úprava Widlarova proudového zdroje by velmi ovlivnila zbytek obvodu.




Obr. 2.6: Praktická realizace napěťové reference využívající teplotní závislosti V_{th} MOS tranzistoru

PTAT

Část generující proud přímo úměrný teplotě je tvořena, stejně jako Widlarův proudový zdroj, tranzistory M1 a M2. Oba tranzistory pracují ve slabé inverzi a mají rozdílné proudové hustoty. Jejich rozměry jsou voleny s ohledem na procházející proud a prahová napětí – tranzistory je nutno udržet ve slabé inverzi ($V_{GS} < (V_{th} - 100mV)$). Prodlužováním kanálu má příznivý vliv na přesnost, na druhou stranu se tím zvyšuje i napětí V_{GS} a hrozí tak vypadnutí ze slabé inverze. To je možné kompenzovat rozšiřováním tranzistoru (pokles V_{GS}), vše za cenu nárůstu plochy.

Pozn.: Tranzistory M1 a M2 jsou použity čtyř-svorkové: s vyvedeným substrátem (bulkem) připojeným na source. Důvodem je tzv. body effect, postihující tranzistor M1.



Obr. 2.7: Parazitní "BODY EFFECT" u NMOS tranzistoru

Pokud by byl použit tranzistor tří-svorkový (s implicitně připojeným substrátem na potenciál GND) úbytek na R1 by zvyšoval napětí bulk – source, což vedlo k přiškrcení kanálu a k růstu $V_{th}(V_{GS})$ takového tranzistoru [5].

Rozdílných proudových hustot M1 a M2 je zde dosaženo nerovností proudů $I_{M2} = 2I_{M1}$ i rozdílnými plochami $S_1 = 4S_2$, dosazením do rovnice (1.12) s faktorem neideálnosti maximálně $n = 2$, při teplotě $T = 300^\circ K$, dostaneme napětí na rezistoru R1:

$$V_{R1} = nV_T * \ln\left(\frac{I_{M2}S_1}{I_{M1}S_2}\right) = 2 * 26 \cdot 10^{-3} * \ln\left(\frac{2}{1} * \frac{4}{1}\right) = 108mV. \quad (2.27)$$

Pozn.: DC simulací bylo zjištěno napětí $V_{R1} = 96,5mV$, což odpovídá faktoru neideálnosti $n = 1,79$. Následující výpočty dále vycházejí z této odsimulované hodnoty.

Použitím rezistoru $R1 = 475k\Omega$ dostaneme podle rovnice (1.14) proud

$$I_{M1} = \frac{V_{R1}}{R1} = \frac{96,5 \cdot 10^{-3}}{475 \cdot 10^3} = 200nA. \quad (2.28)$$

A tedy

$$I_{M2} = 2I_{M1} \Rightarrow I_{M1} = 400nA. \quad (2.29)$$

Hodnoty proudů M1 a M2 jsou zajištěny přes zpětnovazební smyčku (zesilující člen M3) nesymetrickými plochami tranzistorů M9 – M11 v aktivní zátěži. Poměry ploch jsou voleny $S_9:S_{10}:S_{11} = 2:4:1$. Gate M3 je připojen do vysoké dynamické impedance mezi drainy M2 a M10. Simulací byla určena dynamická impedance v tomto bodě $rd1 = 91M\Omega$. Tato úprava oproti schématu na Obr. 1.2. teoreticky umožňuje jádru PTAT proudu pracovat od nižšího napájecího napětí.

Pro zlepšení stability je do stejného bodu $rd1$ připojena kompenzační kapacita $C1 = 15,5pF$ a rezistor $R7 = 389k\Omega$. C1 vytváří pól v přenosové charakteristice na


frekvenci:

$$f_{p1} = \frac{1}{2\pi \cdot r_{d1} \cdot C1} = \frac{1}{2\pi \cdot 91 \cdot 10^6 \cdot 15,5 \cdot 10^{-12}} = 113 \text{ Hz}. \quad (2.30)$$

Rezistor R7 pak s C1 vytvoří přenosovou nulu na frekvenci:

$$f_{z1} = \frac{1}{2\pi \cdot R7 \cdot C1} = \frac{1}{2\pi \cdot 389 \cdot 10^3 \cdot 15,5 \cdot 10^{-12}} = 26,4 \text{ kHz} \quad (2.31)$$

Tím se vytvoří fázová bezpečnost $46,3^\circ$ z původních $-51,6^\circ$.



Obr. 2.8: Frekvenční charakteristiky PTAT proudového zdroje

CTAT

Tento blok vytváří teplotní kompenzaci výstupního referenčního napětí V_{ref1} . Tvoří jej tranzistor M4 společně s rezistorem R2 připojeným mezi gate a source.

Aby nebylo potřeba zvláštního startovacího obvodu, je tranzistor M4 napájen proudem $I_{M1} = 200 \text{ nA}$ vytvořeným v PTAT bloku. Rozměry M4 jsou opět voleny tak, aby při daném protékajícím proudu byla zajištěno operování ve slabé inverzi $V_{GS4} < (V_{th4} - 100 \text{ mV})$ tedy $V_{GS4} < (838 \text{ mV} - 100 \text{ mV}) \approx 738 \text{ mV}$.

Při napětí $V_{GS4} = 682 \text{ mV}$ protéká rezistorem $R2 = 338 \text{ k}\Omega$ proud

$$I_{R2} = \frac{V_{GS4}}{R2} = \frac{682 \cdot 10^{-3}}{338 \cdot 10^3} = 2 \mu\text{A}. \quad (2.32)$$

Zpětnovazební smyčka (obdobně jako u PTAT bloku) nastavuje pomocí M5 proudy tak, aby byla platná rovnice (2.32). Proudové zrcadlo M14 – M15 má poměr ploch $S_{14}:S_{15} = 2:1$.


I zde je do bodu s vysokou dynamickou impedancí $rd2 = 235M\Omega$ připojena kompenzační kapacita $C0 = 9,28pF$ a rezistor $R6 = 115k\Omega$. $C0$ vytváří pól v přenosové charakteristice na frekvenci:

$$f_{p2} = \frac{1}{2\pi \cdot rd2 \cdot C0} = \frac{1}{2\pi \cdot 235 \cdot 6 \cdot 9,28 \cdot 10^{-12}} = 73Hz. \quad (2.33)$$

Rezistor R6 pak s $C0$ vytvoří přenosovou nulu na frekvenci:

$$f_{z2} = \frac{1}{2\pi \cdot R6 \cdot C0} = \frac{1}{2\pi \cdot 115 \cdot 10^3 \cdot 9,28 \cdot 10^{-12}} = 149kHz \quad (2.34)$$

Tím se vytvoří fázová bezpečnost $54,4^\circ$ z původních $-52,3^\circ$.



Obr. 2.9: Frekvenční charakteristiky CTAT proudového zdroje

Sumační blok

Pro součet proudů PTAT a CTAT jsou využity proudová zrcadla. Tyto proudy nejsou stejné, vzhledem k jejich rozdílné velikosti a teplotní závislosti. PTAT proud je přenášen v poměru $S_9:S_{13} = 1:4$ a CTAT proud s poměrem $S_{14}:S_{16} = 2:1$. Pro teplotu $T = 300^\circ K$ pak odpovídají jednotlivé proudy hodnotám

$$I_{M13} = 2 \cdot I_{M1} = 4 \cdot 200 \cdot 10^{-9} = 800nA. \quad (2.35)$$

$$I_{M16} = \frac{I_{R2}}{2} = \frac{2 \cdot 10^{-6}}{2} = 1\mu A. \quad (2.36)$$

Dohromady rezistorem prochází proud:

$$I_{R3} = I_{M13} + I_{M16} = 800 \cdot 10^{-9} + 1 \cdot 10^{-6} = 1,8 \mu A, \quad (2.37)$$

který je následně převeden na referenční napětí V_{ref2} rezistorem $R3$. Aby bylo možné obvod jednodušeji srovnávat s referencí typu Brokaw z kapitoly 2.1, je zvolena hodnota $V_{ref2} \approx 1,22V$, a tedy:

$$R3 = \frac{V_{ref2}}{I_{R3}} = \frac{1,22}{1,8 \cdot 10^{-6}} = 677 k\Omega. \quad (2.38)$$

START

Od této části je vyžadováno, aby při nárůstu napájení uvedla zbytek obvodu do požadovaného pracovního stavu. Jakmile zareaguje zpětnovazební smyčka budí se reference dále sama a start obvod přestává plnit svou funkci - odpojí se, a neovlivňuje ostatní části.

Při nárůstu napájecího napětí začne jako první protékat proud rezistorem $R4$ a tranzistorem $M7$ zapojeném jako dioda. Tento tranzistor je nízkonapěťový s prahovým napětím $V_{th7} \approx 353mV$. Předpokládejme dostatečně rychlý nárůst napájení na hodnotu $V_{cc} \approx 3V \gg V_{th7}$, potom bude při $V_{GS7} \approx 420mV$ protékat rezistorem $R4 = 3,4M\Omega$ proud

$$I_{R4} = \frac{V_{cc} - V_{GS7}}{R4} = \frac{3 - 420 \cdot 10^{-3}}{3,4 \cdot 10^6} = 759 nA. \quad (2.39)$$

Tato hodnota proudu se nijak dále nevyužívá, ale zvyšuje celkovou spotřebu. Napětí V_{GS7} se přenáší na V_{GS6} tranzistoru $M6$. Rezistorem $R5$ zatím neprotéká proud (obvod PTAT není uveden do správného pracovního bodu). $M6$ se otvírá společně s $M7$ a protékající proud způsobí otevření i $M11$. Proud začne protékat přes $M11$ a $M6$ do rezistoru $R5$. Zároveň se začínají otvírat tranzistory proudového zrcadla $M8$ až $M13$. Zpětnovazební smyčka má nyní možnost zareagovat a tranzistor $M3$ přibudí proudy proudového zrcadla, tím se obvod dostává do požadovaného pracovního bodu.

Nárůst proudu tranzistorem $M8$ musí způsobit úbytek napětí na rezistoru $R5$ takový, aby napětí V_{GS6} kleslo ideálně k nule a tranzistor $M6$ se úplně uzavřel – odpojil start obvod. V ustáleném stavu pak platí $I_{M1} = I_{M8} = I_{R5} = 200 nA$, a tedy


$$V_{GS7} = R5 * I_{M1} + V_{GS6} \approx R5 * I_{M1} \Rightarrow R5 = \frac{V_{GS7}}{I_{M1}} = \frac{420 \cdot 10^{-3}}{200 \cdot 10^{-9}} = 2,1 M\Omega \quad (2.40)$$

V návrhu je zvolena hodnota $R5 = 1,1 M\Omega$, napětí V_{GS6} je tedy v ustáleném stavu

$$V_{GS6} = V_{GS7} - R5 * I_{M1} = 420 \cdot 10^{-3} - 1,1 \cdot 10^6 * 200 \cdot 10^{-9} = 0,2V. \quad (2.41)$$

Což je dostatečně nízká hodnota - tranzistorem $M6$ protéká proud o hodnotě $340 pA$. Na následujícím obrázku je vidět startovací proud tranzistorem $M6$ při nárůstu napájení. Strmý nárůst až na hodnotu $55 nA$ je způsoben nárůstem napětí V_{GS7} , respektive V_{GS6} . Tento proud dále prochází rezistorem $R5$, zároveň je přenášena dvojnásobná hodnota

proudovým zrcadlem M8 – M11. Dohromady se vytvoří úbytek na R5, který tranzistor M6 přivře – první pokles startovacího proudu. Druhý pokles, téměř k nulové hodnotě, je po ustálení pracovního bodu a úplném uzavření M6.




Obr. 2.10: Startovací proud tranzistorem M6 (zelená plná křivka) a náběh napájení (červená přerušovaná křivka)

Celková spotřeba obvodu je dána součtem proudů:

$$\begin{aligned}
 I_{sum} &= I_{R4} + I_{M8} + I_{M9} + I_{M10} + I_{M11} + I_{M12} + I_{M14} + I_{M15} + I_{R3} = \\
 &= I_{R4} + 9,5I_{M1} + 2I_{R2} = \\
 &= 759 \cdot 10^{-9} + 9,5 \cdot 200 \cdot 10^{-9} + 2 \cdot 2 \cdot 10^{-6} = 6,7 \mu A
 \end{aligned} \tag{2.42}$$

2.3 MOS Reference s rozdílem napětí

Pro generování proudu, který napájí výstupního blok, je v tomto konceptu opět použit Widlarův proudový zdroj popsaný dříve v kapitole 1.2.1. Použit byl i startovací obvod z předchozí reference (viz kapitola 2.2. odstavec START). Obě zmíněné části mají zachovány všechny parametry a hodnoty, následující text se tedy zaměří na popis rozdílového bloku, který byl těmto hodnotám přizpůsoben.



Obr. 2.11: Praktická realizace napěťové reference využívající rozdílu teplotních závislostí V_{th} NMOS a PMOS tranzistorů

Rozdílový blok

Hodnota proudu, který napájí výstupní blok, je odvozena z násobku Widlarova zdroje – 200nA, viz rovnice (2.28). Poměr ploch tranzistorů M9 a M12 je 2:17, tudíž proud $I_{M12} = 1,7\mu A$. Rozměry tranzistoru M4 jsou navrženy tak, že při prahovém napětí $V_{th4} \sim 825mV$ má napětí $V_{GS4} = 945mV$, pracuje tedy v silné inverzi. Obdobně pro M5: $V_{th5} \sim 855mV$ a $V_{GS5} = 840mV$ (tranzistor na hranici mezi slabou a silnou inverzí). Použitím rovnice (1.20) můžeme napsat:

$$V_{ref3} = \left(1 + \frac{R3}{R2}\right) * V_{GS4} - |V_{GS5}| = \left(1 + \frac{1,15 \cdot 10^6}{969 \cdot 10^3}\right) * 945 \cdot 10^{-3} - 840 \cdot 10^{-3}$$

$$= 1,227V. \quad (2.43)$$

Proud rezistorovou větví R3 a R2 je v ustáleném stavu

$$I_{R2} = \frac{V_{GS4}}{R2} = \frac{0,945}{969 \cdot 10^3} = 975 nA \quad (2.44)$$


Pro tranzistorovou větev pak zbývá

$$I_{M4} = I_{M12} - I_{R2} = 1700 \cdot 10^{-6} - 975 \cdot 10^{-6} = 725 nA \quad (2.45)$$

Při startu, když postupně narůstá proud obvodem, je M4 zcela uzavřen a proud protéká zprvu pouze rezistory R2, R3. Před okamžikem, než se na R2 vytvoří dostatečně velký úbytek otevírající M4 ($\sim 825 mV$), je na source M5 napětí

$$V_{M5S} = 825 mV * \left(1 + \frac{R2}{R1}\right) = 825 \cdot 10^{-3} * \left(1 + \frac{1,81 \cdot 10^6}{969 \cdot 10^3}\right) = 1,8V, \quad (2.46)$$


vytvořené děličem napětí R2 - R3. Jelikož M5 neprochází prakticky žádný proud, je výstupní napětí $V_{ref3} \approx V_{M5S}$. Až v okamžiku otevření M4 se na M5 (v zapojení jako dioda) vytvoří úbytek a referenční napětí klesne na navrženou hodnotu 1,227V. V časové oblasti je tedy na výstupu značný překmit referenčního napětí. Aby byl tento efekt potlačen, byl do obvodu přidán tranzistor M13. Ten způsobí, že při nárůstu napětí v uzlu Vref3 se otevře a vytvoří proudový impuls, který má za následek větší úbytek na rezistoru R2 a tím se dříve otevře tranzistor M4. Proudový impuls je znázorněn na následujícím obrázku:



Obr. 2.12: Proudový impuls M13

Poklesem výstupního napětí Vref3 se M13 opět uzavírá a protéká jím minimální proud. Použit je izolovaný NMOS s bulkem připojeným na source, aby se zabránilo body efektu (viz kapitola 2.2, odstavec PTAT). Dřívější otevření M4 pak zmírní překmit

výstupního napětí jak je znázorněno na následujícím obrázku:



Obr. 2.13: Časový průběh výstupního napětí: bez M13 (červená přerušovaná křivka), s M13 (zelená plná křivka)

Celková spotřeba je pro nominální teplotu dána součtem proudů:

$$\begin{aligned}
 I_{sum} &= I_{R4} + I_{M8} + I_{M9} + I_{M10} + I_{M11} + I_{M12} = \\
 &= I_{R4} + 13I_{M1} = 759 \cdot 10^{-9} * 13 * 200 \cdot 10^{-9} = 3,36 \mu A
 \end{aligned}
 \tag{2.47}$$

Frekvenční charakteristiky jsou podobné jako u PTAT zdroje v předchozím schématu. Fázová bezpečnost je 43,4°.

Z principu rozdílové buňky lze odvodit, že minimální napájecí napětí nebude splňovat zadáním určenou hodnotu 1,7V: výstupní napětí je přibližně 1,2V, úbytek na tranzistoru M5 je 0,6V a tranzistor M12 potřebuje pro správnou funkci 0,2V. V součtu je tedy potřeba 2V. Aby obvod spňoval podmínky zadání, bude dále upraven. Tato úprava je popsána dále v kapitole 3.3.1.


3 OPTIMALIZACE

Tato kapitola se věnuje přesnosti obvodů představených v kapitole 2. Pro tento účel bude využita simulace Monte Carlo. Pokud není uvedeno jinak, jsou výsledky brány pro 200 běhů s náhodným rozložením bodů procesu i nesouběhu. Každá část je analyzována zvlášť, aby bylo možné určit jednotlivé příspěvky k celkovému rozptylu, vše ostatní v obvodu je přitom považováno za ideální = metoda superpozice. Pokud na výstup nepůsobí přímo, přepočítávají se rozptyly jednotlivých částí výstup přes obvodové veličiny, jako je například transkonduktance, nebo zesílení.

Samotný proces snižování rozptylu je často iterativní. Každý blok bývá analyzován a optimalizován opakovaně, jelikož jedna změna může ovlivnit parametry celého obvodu. V tomto textu jsou využity principy a způsoby podle [5]. Počet iterací je pro obsáhlost omezen. Pokud nejsou simulační schémata uvedena přímo u textu, můžou být nalezena na konci práce v příloze A.

3.1 Reference typu Brokaw

Obvod je názorně rozdělen v následujícím obrázku do čtyř bloků. Celková odchylka σ je měřena na výstupním napětí v uzlu V_{BG} a simulací byla určena $\sigma_{Vref1} = 1,32mV$. Nejvíce se na této hodnotě podílejí jádro bandgapu (σ_{BG}) a operační zesilovač (σ_{OZ}), proto budou analyzovány podrobněji.




Obr. 3.1: Blokové schéma odchylky bipolární reference typu Brokaw

3.1.1 Odchylka operačního zesilovače σ_{OZ}

Zajímá nás, jaký je offset mezi vstupy operačního zesilovače za předpokladu, že

ostatní části obvodu jsou naprosto přesné a jejich chyba se neprojevuje. Aby toho bylo možné dosáhnout je zbytek obvodu nahrazen ideálními součástkami (s parametry původního obvodu) a zpětná vazba je vedena přímo přes VCVS (Voltage Control Voltage Source) zdroj s jednotkovým zesílením na invertující vstup, tedy v zapojení sledovače. Takto zjednodušené schéma by vypadalo následovně:




Obr. 3.2: Simulační schéma odchylky σ_{OZ} operačního zesilovače

Jelikož je neinvertující vstup připojen k ideálnímu zdroji s nulovou chybou, je správné místo pro určení napětového rozptylu vstup invertující. Simulací byla určena tato veličina jako $\sigma_{OZ_sim} = 273\mu V$. Tento offset však není hledaným příspěvkem k výstupnímu napětí, je v celkovém schématu (Obr. 2.1) přiveden na kolektory bipolárních tranzistorů bandgapu a na výstupní napětí působí až přes jejich zesílení. V kapitole 2.1. zabývající se výpočtem Brokaw reference bylo v rovnici (2.15) vypočítáno zesílení $A_{BG} = 0,43$. A tedy

$$\sigma_{OZ} = \frac{\sigma_{OZ_sim}}{A_{BG}} = \frac{273 \cdot 10^{-6}}{0,43} = 0,63mV. \quad (3.1)$$


Tímto byl zjištěn příspěvek rozptylu operačního zesilovače k chybě výstupního napětí. Aby bylo možné efektivně redukovat tuto chybu, je potřeba dále analyzovat z čeho se skládá původní odchylka σ_{OZ_sim} . Jak naznačuje následující obrázek, skládá se z odchylky diferenčního páru bipolárních tranzistorů a proudového zrcadla:



Obr. 3.3: Blokové schéma odchylky operačního zesilovače v Brokaw referenci

Odchylka diferenčního páru $\sigma_{dV_{be}(OZ)}$

Zjišťuje se rozptyl rozdílu napětí $V_{BE3} - V_{BE4}$. Prakticky je tato hodnota zjišťována na dvou diodách, které mají ideálně stejné podmínky jako v reálném obvodu. Tento způsob simulace rozptylu vstupního napětí tranzistoru V_{BE} (respektive V_{GS} pro unipolární tranzistor) je v práci často využíván. Simulací vyšla hodnota odchylky rozdílu napětí $V_{BE3} - V_{BE4}$: $\sigma_{dV_{be}(OZ)} = 19,6\mu V$.



Obr. 3.4: Simulační schéma odchylky diferenčního páru

Odchylka aktivní zátěže $\sigma_{I_{AZ}(OZ)}$

Pokud nastavíme přesný proud I v jedné větvi proudového zrcadla pomocí ideálního proudového zdroje (tranzistorem M7), přeneseme se do druhé větve (s tranzistorem M8) s chybou $I + \sigma_{I_{AZ}(OZ)}$. To je dáno vlivem nestejností tranzistorů. Jelikož OZ má nesymetrickou aktivní zátěž, je chyba $\sigma_{I_{AZ}(OZ)}$ získána jako nepřesnost přenosového poměru 2:1 s odsimulovanou chybou $6,4 \cdot 10^{-3}$. Tudiž proud tranzistorem M7 (400nA) se přeneseme do M8 s přenosovým poměrem $\frac{1}{2} \left(\frac{400nA}{2} = 200nA \right)$ a chybou $\sigma_{I_{AZ}(OZ)} = 400nA * 5,5 \cdot 10^{-3} = 2,2nA$. Tato proudová chyba se následně přeneseme přes transkonduktanci diferenčního páru (vypočítané v kapitole 2.1.) na vstupní svorky OZ jako $\sigma_{V_{AZ}(OZ)}$:

$$\sigma_{V_{AZ}(OZ)} = \frac{\sigma_{I_{AZ}(OZ)}}{g_{m(OZ)}} = \frac{2,2 \cdot 10^{-9}}{10 \cdot 10^{-6}} = 285\mu V. \quad (3.2)$$

Tyto dva zdroje nepřesnosti ($\sigma_{dV_{be}(OZ)}$ a $\sigma_{V_{AZ}(OZ)}$) se na vstupu OZ nekorelovaně sčítají:

$$\begin{aligned} \sigma_{OZ_{clc}} &= \sqrt{\sigma_{dV_{be}(OZ)}^2 + \sigma_{V_{AZ}(OZ)}^2} = \sqrt{19,6 \cdot 10^{-6}^2 + 285 \cdot 10^{-6}^2} = \\ &= 286\mu V, \quad (\sigma_{OZ_{sim}} = 273\mu V) \end{aligned} \quad (3.3)$$

Je patrné, že tento součet je téměř stejný jako hodnota odchylky odsimulovaná na celém operačním zesilovači, postihuje tedy hlavní rozptylové faktory.


Dále je zřejmé, že na chybě operačního zesilovače se nejvíce podílí odchylka prouvého zrcadla. Je tedy vhodné optimalizovat operační zesilovač úpravou tranzistorů aktivní zátěže. Jejich prodloužením můžeme rozptyl snížit, zároveň však narůstá napětí V_{GS} . Pokud je potřeba nižší procesní rozptyl (prodlužováním tranzistorů), ale není k dispozici dostatek napěťového prostoru (omezení zadáním), je možné tranzistory zároveň rozšiřovat, případně použít zapojení se složenou kaskodou (za cenu přidání dalšího chybového faktoru do celkového schématu).

Vhodným prodloužením tranzistorů M7 a M8 z $10\mu\text{m}$ na $36\mu\text{m}$ klesla chyba proudového zrcadla na $\sigma_{I_{AZ}(OZ)} = 0,91\text{nA}$, což změnilo vypočítanou hodnotu odchylky operačního zesilovače na $\sigma_{OZ_clc} = 64,1\mu\text{V}$ (z původní hodnoty $268\mu\text{V}$). Opětovnou simulací podle Obr. 3.2 se ověřil vliv této změny: σ_{OZ} klesla z původní hodnoty $0,63\text{mV}$ na $0,15\text{mV}$. Dále se také musely tranzistory proudového zrcadla rozšířit z $10\mu\text{m}$ na $20\mu\text{m}$ pro snížení napětí mezi gate a source.


Uvedené úpravy snížily odchylku $\sigma_{V_{ref1}}$ z původních $1,32\text{mV}$ na $0,99\text{mV}$. Chceme však dosáhnout maximální možné přesnosti a v následujícím textu bude optimalizován i zbytek obvodu.

3.1.2 Odchylka Bandgapu σ_{BG}

Tento blok je komplexnější než předchozí, na jeho výstup působí více faktorů a některé dokonce návrhem ovlivnit nedokážeme [5]. Operační zesilovač je nyní nahrazen VCVS zdrojem s vysokým ziskem. Jelikož se referenční napětí nachází v tomto bloku (v uzlu V_{BG}), nebudou se muset některé vhodně odsimulované odchylky přepočítávat přes obvodové veličiny – na referenční napětí působí přímo.



Obr. 3.5 Simulační schéma odchylky σ_{BG} vlastního Bandgapu



Obr. 3.6: Blokové schéma odchylky bandgap bunky v Brokaw referenci

$\sigma_{Vbe2(BG)}$ a $\sigma_{R1(BG)}$ jsou dány procesem a jsou popsány v následujících odstavcích. Jak již bylo naznačeno, právě tyto odchylky nelze návrhem dobře ovlivnit. Jejich určení je tedy vhodné pro stanovení pomyslné hranice přesnosti, kterou nepřekonáme:

Odchylka $\sigma_{Vbe2(BG)}$ napětí V_{BE} tranzistoru Q2

Při průchodu proudu tranzistorem zapojeným jako dioda je zjišťována nepřesnost napětí na bázi – emitor, obdobně jako u diferenčního páru OZ. Výsledek simulace je $\sigma_{Vbe2(BG)} = 320\mu V$.

Odchylka $\sigma_{R1(BG)}$ odporové vrstvy rezistoru R1

Pokud je přesné napětí ΔV_{BE} na rezistoru R1, pak odchylka jeho nominální hodnoty určí přímo odchylku IPTAT. Pokud se R1 vychýlí od své nominální hodnoty, změní proud na $IPTAT + \sigma_{IPTAT(BG)}$. Výsledek simulace je rozptyl $\sigma_{IPTAT(BG)} = 6,82nA$ při protékajícím proudu $384nA$. Přes tranzistor Q2 se přeneseme tato změna na výstup[5]:

$$\begin{aligned} \sigma_{R1(BG)} &= V_T * \ln \left(\frac{IPTAT + \sigma_{IPTAT(BG)}}{IPTAT} \right) = V_T * \ln \left(1 + \frac{\sigma_{IPTAT(BG)}}{IPTAT} \right) = \\ &= 26 \cdot 10^{-3} * \ln \left(1 + \frac{6,82 \cdot 10^{-9}}{384 \cdot 10^{-9}} \right) = 457\mu V. \end{aligned} \quad (3.4)$$

Zmiňovaná pomyslná hranice přesnosti pro použitý proces je dána nekorelovaným součtem:

$$\sigma_{min} = \sqrt{\sigma_{R1(BG)}^2 + \sigma_{Vbe2(BG)}^2} = \sqrt{320 \cdot 10^{-6}^2 + 457 \cdot 10^{-6}^2} = 0,56mV. \quad (3.5)$$

Odchylka rezistorové zátěže RZ8 a RZ7

Zjišťování této chyby se provede jako chyba poměru napětí $\frac{V_{RZ8}}{V_{RZ7}}$. Protékající proud RZ7 je dvakrát větší než RZ8, ale zároveň hodnota rezistoru RZ7 je dvakrát menší, z toho vyplývá, že poměr úbytků napětí bude roven jedné. Simulací byla určena chyba tohoto poměru $\sigma_{\frac{V_{RZ8}}{V_{RZ7}}} = 638\mu$. Tento výsledek je bezrozměrný, je však výhodné vstáhnout jej k úbytku napětí:

$$\sigma_{VZ(BG)} = \sigma_{\frac{V_{RZ8}}{V_{RZ7}}} * V_{RZ7} = 638 \cdot 10^{-6} * 0,28 = 178\mu V. \quad (3.6)$$

Na výstup se projeví přes zesílení bandgapu:

$$\sigma_{Z(BG)} = \frac{\sigma_{VZ(BG)}}{A_{BG}} = \frac{178 \cdot 10^{-6}}{0,43} = 611\mu V. \quad (3.7)$$

Analogicky můžeme postupovat, pokud bychom chtěli vliv zátěže zkoumat pomocí odchylky proudu, kterou nepřesnost zátěže způsobí. Odchylka poměru proudů se musí také vztáhnout ke konkrétní hodnotě. Výsledek na výstupu však obdržíme stejný.

Odchylka poměru rezistorů R2 a R1

Podíl $R_{2/1} = \frac{R_2}{R_1} = \frac{538 \cdot 10^3}{192 \cdot 10^3} = 2,8$ je přímo zastoupen v rovnici výstupního napětí Brokaw reference (1.6). Odchylka tohoto poměru se získá jako odchylka poměru napětí $\frac{V_{R2}}{V_{R1}}$. Odsimulovaná hodnota $\sigma_{R_{2/1}(BG)} = 3,06m$ je poměrná, bezrozměrná veličina.

Odchylka rozdílu napětí ΔV_{BE} tranzistorů Q1 a Q2

Tato odchylka se zjišťuje, stejně jako v případě diferenčního páru operačního zesilovače, na tranzistorech v diodovém zapojení (viz Obr. 3.4). Simulací bylo zjištěno $\sigma_{dVbe(BG)} = 22,89\mu V$. A stejně jako předchozí poměr rezistorů R2 a R1, je zastoupena tato odchylka v rovnici (1.6) a oba případy dohromady působí na výstupní napětí přes své relativní chyby:

$$\begin{aligned} \sigma_{dVbeR(BG)} &= 2 * R_{2/1} * dVbe \sqrt{\left(\frac{\sigma_{R_{2/1}(BG)}}{R_{2/1}}\right)^2 + \left(\frac{\sigma_{dVbe(BG)}}{dVbe}\right)^2} = \\ &= 2 * 2,8 * 72 * 10^{-3} \sqrt{\left(\frac{3,06 \cdot 10^{-3}}{2,8}\right)^2 + \left(\frac{22,89 \cdot 10^{-6}}{72 \cdot 10^{-3}}\right)^2} = \\ &= 0,4 * \sqrt{(1,09 * 10^{-3})^2 + (318 * 10^{-6})^2} = 451\mu V. \end{aligned} \quad (3.8)$$

Všechny odchylky jsou přepočteny ze svých zdrojů na výstupní napětí do uzlu V_{BG} a zde se opět nekorelovaně sčítají:

$$\sigma_{BG} = \sqrt{\sigma_{Vbe2(BG)}^2 + \sigma_{R1(BG)}^2 + \sigma_{Z(BG)}^2 + \sigma_{dVbeR(BG)}^2} =$$


$$= \sqrt{320 * 10^{-6^2} + 556 * 10^{-6^2} + 611 * 10^{-6^2} + 451 * 10^{-6^2}} = 1mV \quad (3.9)$$

Po dosazení hodnot je zřejmé, že jednotlivé příspěvky mají srovnatelnou váhu. Nejnížší je $\sigma_{Vbe2(BG)}$, tvořená roztylem Vbe tranzistoru Q2, je zde názorně vidět přesnost souběhu bipolárních tranzistorů. Pozitivně na jejich přesnost působí vyšší plocha – v návrhu jsou použity maximální možné rozměry $10 \times 10 \mu$. Zbytek příspěvků souvisí se souběhem rezistorů (konkrétně rezistorovou zátěží a R1 a R2 v jádru bandgapu). Pro lepší souběh rezistorů je vhodné nominální hodnotu poskládat z více paralelních rezistorů, tvořených stejnými segmenty [5] (obdobně jako je tvořená zátěž RZ7 a RZ8). Nevýhodou je nárůst plochy takto vytvořených rezistorů. Pokud stejnou úvahu použijeme i na rezistory jádra bandgapu R1 a R2, klesne odchylka $\sigma_{R1(BG)}^2$ i $\sigma_{dVbeR(BG)}^2$. Na výstupním referenčním napětí se pak změna projeví následovně: σ_{Vref1} klesne z původních $1,05mV$ na $0,896mV$. Následující tabulka ukazuje jaký mají postupné změny vliv na odchylku σ_{Vref1} výstupního referenčního napětí.

Tab. 1: Vliv změn na výstupní rozptyl V_{ref1}


σ_{Vref1}		Změna
Před	Poté	
1,32mV	0,99mV	Optimalizace OZ prodloužením (a rozšířením) aktivní zátěže
0,99mV	0,896mV	Optimalizace BG použitím sério-paralelní kombinace rezistorů R1 a R2

Na následujícím grafu je pro úplnost uveden výstup Monte Carlo analýzy pro referenční napětí V_{ref1} .



Obr. 3.7: Náhodné rozložení hodnot napětí V_{ref1} v procesu po optimalizaci

Přibližná plocha součástek po provedené optimalizaci je patrná z následujícího obrázku (nejedná se o konečný layout čipu):




Obr. 3.8: Plocha součástek Brokaw reference

3.2 MOS Reference se součtem proudů

Odchylku výstupního napětí této reference z Obr. 2.6 lze jednoduše rozdělit do dvou hlavních příspěvků:

- rozptyl proudové reference PTAT
- rozptyl proudové reference CTAT


Oba faktory jsou znázorněny na následujícím obrázku. Stojí za povšimnutí, že odsimulovaná hodnota odchylky výstupního referenčního napětí $\sigma_{V_{ref2}} = 17,69mV$ je mnohonásobně vyšší oproti hodnotám $\sigma_{V_{ref1}}$ pohybujících se okolo 1mV (při srovnatelné hodnotě výstupního napětí).



Obr. 3.9: Blokové schéma odchylky Reference založené na teplotní závislosti V_{th} MOS tranzistoru

3.2.1 Odchylka proudové reference PTAT


Při určování jakou měrou přispívá k celkové hodnotě tento blok, není potřeba nahrazovat CTAT blok ideálním, lze jej ze schématu na Obr 2.6 rovnou vyjmout a odchylku simulovat bez něj. Poté stačí přímo zjistit hodnotu σ_{PTAT} na výstupním napětí uzlu V_{PTAT} . Takto zjednodušené schéma by vypadalo následovně:



Obr. 3.10: Simulační schéma rozptylu zdroje proudu PTAT

Simulovaná odchylka $\sigma_{PTAT} = 5,15mV$.

Tento blok lze dále analyzovat a rozdělit:




Obr. 3.11: Blokové schéma odchylky proudového zdroje PTAT

Před další analýzou této chyby je vhodné určit i odchylku σ_{CTAT} , protože z celkové hodnoty $\sigma_{Vref2} = 17,69mV$ je σ_{PTAT} pouze $5,15mV$ a není tedy hlavním chybovým faktorem.

3.2.2 Odchylka proudové reference CTAT


Obdobně jako u bloku PTAT určujeme pomocí simulačního schématu jak velkou chybou působí na výstupní napětí obvodu (viz následující obrázek). Budící proud z PTAT bloku je nahrazen ideálním IDC zdrojem s odpovídající hodnotou proudu.



Obr. 3.12: Simulační schéma rozptylu zdroje proudu CTAT

Simulovaná odchylka napětí v uzlu V_CTAT je $\sigma_{CTAT} = 16,48mV$. Je patrné že chyba celého obvodu ($\sigma_{Vref2} = 17,69mV$) je způsobena touto částí. Optimalizace jiných chyb by měla na přesnost výstupního napětí minimální vliv, proto je vhodné pokračovat zde.

Tento blok lze dále analyzovat a rozdělit následujícího blokového schématu:



Obr. 3.13: Blokové schéma odchylky proudového zdroje CTAT

Odchylka aktivní zátěže $\sigma_{I_{AZ}(CTAT)}$

Zde je simulování odchylky obdobné jako u dříve zjišťované chyby aktivní zátěže OZ: proud přenášený zrcadlem M14 – M16 je zatížen nepřesností vlivem nestejností tranzistorů. Odsimulovaná hodnota $\sigma_{mirr(CTAT)} = 1m$ je pouze chyba poměru přenášených proudů. Abychme získali chybu výstupního proudu musí být tato hodnota vztažena k hodnotě proudu:

$$\sigma_{I_{AZ}(CTAT)} = \sigma_{mirr(CTAT)} * I_{M14} = 1 \cdot 10^{-3} * 2 \cdot 10^{-6} = 2nA. \quad (3.10)$$

Na výstupním rezistoru vyvolá $\sigma_{I_{AZ}(CTAT)}$ odchylku výstupního napětí:

$$\sigma_{V_{AZ}(CTAT)} = \sigma_{I_{AZ}(CTAT)} * R3 = 2 \cdot 10^{-9} * 677 \cdot 10^3 = 1,4mV. \quad (3.11)$$

Odchylka napětí V_{GS} tranzistoru M4

Tato odchylka se zjišťuje na tranzistoru se zkratovanými svorkami gate – drain (diodové zapojení), kterým protéká přesný proud i ideálního IDC zdroje. Odsimulovaná hodnota odchylky napětí V_{gs} je $\sigma_{V_{gs}(CTAT)} = 16,44mV$.

Do této chyby přispívá také chyba proudu tranzistorem M12. Proud je generován v PTAT bloku. Ve schématu na Obr. 3.12 je nahrazen ideálním zdrojem I2 a tudíž se zde neprojevuje. Rozptyl tohoto proudu byl simulací určen jako $\sigma_{I_{bias}(PTAT)} = 9,3nA$. Přes transkonduktanci M4 se projevuje na vstup M4, kde se sčítá s vlastní odchylkou $\sigma_{V_{gs}(CTAT)} = 16,44mV$:

$$\begin{aligned} \sigma_{V_{gsb}(CTAT)} &= \sqrt{\left(\frac{\sigma_{I_{bias}(PTAT)}}{g_{m_{M4}}}\right)^2 + (\sigma_{V_{gs}(CTAT)})^2} = \\ &= \sqrt{\left(\frac{9,3 \cdot 10^{-9}}{4,5 \cdot 10^{-6}}\right)^2 + (16,4 \cdot 10^{-3})^2} = 16,53mV \end{aligned} \quad (3.12)$$

Z výsledku je patrné, že rozptyl proudu budící tranzistor M4 nemá prakticky žádný vliv na chybu $\sigma_{V_{gs}(CTAT)} \cong \sigma_{V_{gsb}(CTAT)}$.

Odchylka poměru rezistorů R3 a R2

Podíl $r_{3/2} = \frac{R_3}{R_2} = \frac{677 \cdot 10^3}{329 \cdot 10^3 + 9 \cdot 10^3} = 2$. Chyba tohoto poměru je $\sigma_{R3/2(CTAT)} = 161 \cdot 10^{-6}$.

Uvedené odchylky $\sigma_{V_{gs}(CTAT)}$ a $\sigma_{R3/2(CTAT)}$ se na výstup projevují přes své relativní hodnoty.

$$\begin{aligned}\sigma_{V_{GS}+R(CTAT)} &= V_{GS} * r_{3/2} * \sqrt{\left(\frac{1}{2} * \frac{\sigma_{V_{GS}(CTAT)}}{V_{GS}}\right)^2 + \left(\frac{\sigma_{R_{3/2}}}{r_{3/2}}\right)^2} = \\ &= 682 \cdot 10^{-3} * 2 * \sqrt{\left(\frac{1}{2} * \frac{16,44 \cdot 10^{-3}}{682 \cdot 10^{-3}}\right)^2 + \left(\frac{161 \cdot 10^{-6}}{2}\right)^2} =\end{aligned}\quad (3.13)$$

$$= 1,364 * \sqrt{(12,05 \cdot 10^{-3})^2 + (80,5 \cdot 10^{-6})^2} = 16,44mV. \quad (3.14)$$

Součet odchylek

Všechny zdroje chyb se opět nekorelovaně sčítají:

$$\begin{aligned}\sigma_{CTAT} &= \sqrt{\sigma_{V_{GS}+R(CTAT)}^2 + \sigma_{V_{AZ}(CTAT)}^2} = \\ &= \sqrt{16,44 \cdot 10^{-3}^2 + 1,4 \cdot 10^{-3}^2} = 16,5mV.\end{aligned}\quad (3.15)$$

Hlavním zdrojem nepřesnosti celého obvodu je tedy jednoznačně chyba napětí V_{GS} - $\sigma_{V_{GS}(CTAT)}$. Samotná hodnota je návrhem součástky těžko ovlivnitelná, proto bude potřeba výstupní napětí dostavovat na přesnější hodnotu - trimovat.

3.2.3 Trimování obvodu

Jelikož trimování vyžaduje další plochu na čipu, bude v následujícím textu naznačeno opačné využití analýz rozptylů pro získání požadované vlastnosti obvodu – minimalizování plochy. Jinými slovy: jak moc nepřesný zbytek obvodu může být, aby nebyla znatelně zhoršena celková přesnost, ale aby byl získán potřebný prostor pro trimování.

Snižování plochy

Vzhledem k relativně nesnadnému nastavování parametrů obvodu a vzájemné závislosti bloků, je možnost úpravy značně omezena.

Obecně lze plochu snížit například změnou rozměrů tranzistorů v proudových zrcadlech a použitím jednoduchých rezistorů bez sérioparalelních kombinací.

Pokud požadujeme minimální navýšení odchylky měly by k hlavnímu chybovému faktoru $\sigma_{V_{GS}(CTAT)} = 16,44mV$ přispívat ostatní bloky maximálně poloviční hodnotou. Zde je vhodné mít na vědomí, že chyba $\sigma_{V_{GS}(CTAT)}$ se přímo přenáší do celkové výstupní hodnoty a jakékoliv navýšení chyby bloku CTAT je nežádoucí. Na druhou stranu

analýza tohoto bloku ukázala, že tranzistory proudového zrcadla mají z tohoto pohledu minimální vliv (jejich odchylka je téměř 8x nižší). Následující tabulka ukazuje změnu rozměrů tranzistorů M14, M15, M16 a dopad na odchylku bloku CTAT.

Tab. 2: Vliv rozměrů proudového zrcadla CTAT bloku na odchylku celého obvodu


	w/l [μm]	σ [mV]
M14, M15, M16	30/30 → 10/15	17,59 → 17,76

Stejně lze postupovat i u proudovho zrcadla PTAT bloku.

Tab. 3: Vliv rozměrů proudového zrcadla PTAT bloku na odchylku celého obvodu

	w/l [μm]	σ [mV]
M8, ..., M13	20/30 → 10/20	17,76 → 18,21

Úspora plochy je patrná na následujícím obrázku, který ukazuje přibližně plochu součástek (nejedná se o konečný layout čipu). Chyba výstupního napětí se při značném snížení rozměrů zhoršila pouze o 0,62mV. Postupná analýza rozptylu tedy může pomoci k efektivnímu dosažení lepších parametrů obvodu, nejenom přesnosti výstupní veličiny.



Obr. 3.14: Porovnání velikostí součástek – před změnou (vlevo) po změně (vpravo)

Trimování obvodu


Vlivem procesního rozptylu a nesouběhu součástek se výstupní napětí mění kolem střední hodnoty v rozsahu zhruba 91mV.

Pro dosažení stejné přesnosti jako u bipolární Brokaw reference, musíme zvolit nejmenší trimovací krok LSB, toho lze dosáhnout s $LSB = 3mV$.

Využijeme 5-ti bitový trimovací systém, s kterým dostaneme počet kroků:

$$N = 2^n - 1 = 2^5 - 1 = 31 \quad (3.16)$$

Samotné trimování spočívá ve změně hodnoty rezistoru R_3 , kterým prochází součet proudů PTAT a CTAT. Jeho hodnota se tedy musí rozdělit na sériovou kombinaci základní hodnoty a váhovaných rezistorů, které budou odpovídat napětí jednotlivých kroků – bitů. Váhové rezistory jsou spínači různě zkratovány podle hodnoty binárního trimovacího slova tak, aby se výstupní napětí co nejvíce přiblížilo nominální hodnotě.



Obr. 3.15: Princip váhovacích rezistorů pro trimování

MSB je invertován, aby target hodnota mohla být nastavena přibližně v polovině trimovacího rozsahu. Systém, který aplikuje na spínače binární kód postupnou inkrementací, je tak schopen dostavit hodnoty vyšší, ale i nižší než je požadovaná, viz Obr. 3.16.

Hodnota základního rezistoru musí být taková, aby při binárním kódu 01111 (všechny spínače seplé = všechny váhovací rezistory zkratované) bylo výstupní napětí na dolní hranici trimovacího rozsahu:

$$R3_{nom} = \frac{V_{target-Rozsah}}{I_{R3}} = \frac{1,225 - \frac{93 \cdot 10^{-3}}{2}}{1,85 \cdot 10^{-6}} = 637 k\Omega \quad (3.17)$$

Při opačném trimovacím kódu 10000 je hodnota R_3 :

$$R3_{max} = \frac{V_{target+Rozsah}}{I_{R3}} = \frac{1,225 + \frac{93 \cdot 10^{-3}}{2}}{1,85 \cdot 10^{-6}} = 687,3 k\Omega \quad (3.18)$$

a pokud chceme aby nejnižší krok LSB odpovídal hodnotě napětí 3mV, musí být $R3_{LSB}$ při daném proudu


$$R3_{LSB} = \frac{LSB}{I_{R3}} = \frac{3 \cdot 10^{-3}}{1,85 \cdot 10^{-6}} = 1,63 k\Omega \quad (3.19)$$

Následující tabulka ukazuje hodnoty všech váhovacích rezistorů. Jednotlivé váhovací rezistory jsou dány paralelní kombinací nominální hodnoty jednoho segmentu (26,08kΩ)

Tab. 4: Hodnoty nastavovacích rezistorů


	Hodnota rezistoru [kΩ]
$R3_{MSB}$	26,08
$R3_{8LSB}$	13,04
$R3_{4LSB}$	6,52
$R3_{2LSB}$	3,26
$R3_{LSB}$	1,63
$R3_{nom}$	637

Na následujícím grafu časové simulace jsou v horní části zobrazeny logické signály na spínačích MSB ÷ LSB a dále pak odpovídající trimované napětí.



Obr. 3.16: Časová simulace trimovacího rozsahu

V časové MonteCarlo simulaci pro 100 běhů s náhodným rozložením procesních vlivů a nesouběhu by trimovaný výstup vypadal následovně:



Obr. 3.17: Simulace trimování výstupního napětí Vref2

Po ustálení, v čase 1ms, je napětí dostavováno. Hodnota chyby po procesu trimování je $\sigma_{V_{ref2}} = 0,887mV$, což je srovnatelný rozptyl s Brokaw referencí bez trimování.

V následující tabulce je uvedeno srovnání odchylky před a po dotrimování referenčního napětí.


Tab. 5: Vliv trimování na výstupní rozptyl Vref2

$\sigma_{V_{ref2}}$		Změna
Před	Poté	
17,69mV	0,89mV	Dotrimování výstupní veličiny

3.3 MOS Reference s rozdílem napětí

Tento koncept napěťové reference ze schématu na Obr. 2.11 lze v zásadě rozdělit do dvou bloků, které přispívají k rozptylu referenčního napětí. První příspěvek výstupní rozdílové buňky σ_{Dif} , lze odvodit z rovnice pro výstupní napětí (1.20). Zahrnuje napětí V_{GSN} NMOS tranzistoru (σ_{NMOS}), V_{GSP} PMOS tranzistoru (σ_{PMOS}) a poměr rezistorů R2 a R3 ($\sigma_{R3/R2}$). Jako druhý zde působí rozptyl proudu Widlarova


zdroje σ_I , který napájí výstupní rozdílový blok. Ten byl již určen v kapitole 3.2.1. Proto se další text bude zabývat ostatními příspěvky.



Obr. 3.18: Blokové schéma odchylky reference s rozdílem napětí


3.3.1 Odchylka výstupního rozdílového bloku

Na výstup by se rozptyl proudu Widlarova zdroje projevoval přes transkonduktance tranzistorů M4 a M5. Z dříve provedených analýz tohoto bloku lze však odvodit, že tato hodnota nebude mít na rozptyl výstupního napětí zásadní vliv. Proto je vhodné začít analýzu u hodnoty rozptylu σ_{Dif} výstupní rozdílové části. Proudový zdroj v simulačním schématu je nahrazen ideálním, stejně tak rezistory R2 a R3 byly nahrazeny ideálními (se stejnou nominální hodnotou). Ponechány byly pouze MOSové tranzistory.



Obr. 3.19: Simulační schéma rozptylu rozdílového bloku

Výsledky analýzy u simulačního schématu ukázaly, že úvaha zanedbání chyby Widlarova proudového zdroje (i rozptylu rezistorového děliče) byla správná. Odchylka $\sigma_{Dif} = 43,7mV$ je prakticky shodná s celkovou chybou obvodu $\sigma_{Vref3} = 44,7mV$



Obr. 3.20: Blokové schéma odchylky rozdílového bloku

Odchylka napětí V_{GS} tranzistoru M4

Simulace odchylky napětí mezi elektrodami gate a source NMOS tranzistoru byla již dříve odsimulovaná v kapitole 3.2. Identický postup je použit i zde. Odsimulovaná hodnota je $\sigma_{V_{GS}(NMOS)} = 16,54mV$. K této hodnotě, převedené přes napěťový dělič $R3 - R2$, se přičítá odchylka V_{GSP} PMOS tranzistoru.


Odchylka napětí V_{GS} tranzistoru M5

I zde se se simuluje na tranzistoru v zapojení jako dioda s procházejícím příslušným proudem. Odsimulovaná hodnota je $\sigma_{V_{GS}(PMOS)} = 23,67mV$.

V nekorelovaném součtu pak tyto hodnoty ($\sigma_{V_{GS}(NMOS)}$ a $\sigma_{V_{GS}(PMOS)}$) dají

$$\begin{aligned}\sigma_{CTAT} &= \sqrt{\left[\left(1 + \frac{R3}{R2}\right) * \sigma_{V_{GS}(NMOS)}\right]^2 + \sigma_{V_{GS}(PMOS)}^2} = \\ &= \sqrt{\left[\left(1 + \frac{1,15 \cdot 10^6}{969 \cdot 10^3}\right) * 16,54 \cdot 10^{-3}\right]^2 + 23,67 \cdot 10^{-3}^2} = 43,2mV. \quad (3.20)\end{aligned}$$

Stejně jako v předchozím konceptu napěťové reference, i zde samotné rozptyly V_{GS} lze těžko návrhem ovlivnit. V předchozích návrzích však přesnosti obvodu pomohlo, pokud byly součástky tvořené stejnými segmenty, nebo alespoň stejného typu. Zde máme dva rozlišné druhy tranzistorů, rozdílných rozměrů, od kterých je podle teoretické části v kapitole 1.2.3 požadován záporný teplotní koeficient V_{GS} napětí. Jelikož tento požadavek můžou splnit i dva NMOS tranzistory, je PMOS tranzistor M5 nahrazen opačnou vodivostí – NMOS.



Obr. 3.21: Modifikace tranzistoru M5

Celý rozdílový blok musel být této změně lehce přizpůsoben, včetně hodnoty proudu z Widlarova zdroje, která je nyní 540nA. Oba NMOS tranzistory jsou tvořeny různým počtem stejně velkých segmentů ($V_{GS4} = 948mV$ a $V_{GS5} = 806mV$). Aby bylo zamezeno body efektu M5, je opět použit izolovaný tranzistor s bulkem pevně připojeným na source. Zároveň, jak již bylo dříve zmíněno, je hodnota referenčního napětí V_{ref3} snížena na takovou hodnotu, aby obvod mohl pracovat od napájecího napětí 1,7V. Rezistor $R2 = 1,7M\Omega$, $R3 = 957k\Omega$. Opětovným použitím rovnice (1.20) dostaneme

$$V_{ref3} = \left(1 + \frac{R3}{R2}\right) * V_{GS4} - V_{GS5} = \left(1 + \frac{957 \cdot 10^3}{1,7 \cdot 10^6}\right) * 948 \cdot 10^{-3} - 806 \cdot 10^{-3}$$


$$= 675mV. \quad (3.21)$$

Touto změnou se změnila odchylka ze 41,17mV na 11,4mV. Tedy při snížení referenčního napětí přibližně o polovinu se chyba zmenšila téměř 4x. Výstupní napětí se však mění v rozsahu až $\pm 33mV$ od nominální hodnoty, tedy $\pm 4,9\%$ (9,8%). Tato hodnota je v porovnání s předchozí unipolární referencí (7,1%) ještě vyšší. Pro dosažení přesnosti srovnatelné s referencí typu Brokaw (0,24%) by bylo zapotřebí již 6-ti bitový nastavovací systém. Navíc nastavováním rezistorů ve výstupním bloku se ovlivňuje teplotní závislost referenčního napětí, tudíž trimování při nominálních hodnotách by ve výsledku narušilo teplotní stabilitu. V následující tabulce je srovnána odchylka před a po záměně vodivosti tranzistoru M5.

Tab. 6: Vliv změn na výstupní rozptyl V_{ref3}


$\sigma_{V_{ref3}}$		Změna
Před	Poté	
43,7mV (při 1,227V)	11,4mV (při 675mV)	Výměna tranzistoru M5 PMOS za NMOS při současném snížení referenčního napětí (z 1,227V na 675mV)

Dále je uveden výstup Monte Carlo analýzy s náhodným rozložením napětí V_{ref3} vlivem procesu a souběhu.



Obr. 3.22: Náhodné rozložení hodnot referenčního napětí V_{ref3} v procesu

Na následujícím obrázku je zobrazena přibližná plocha součástek (nejedná se o konečný layout čipu):



Obr. 3.23: Plocha součástek reference s rozdílem napětí

4 VÝSLEDKY SIMULACÍ


V této kapitole jsou uvedeny výsledky simulací uvedených referencí. Tyto reference jsou již upraveny a optimalizovány podle kapitoly 3. Pokud to navržené obvody umožňují, jsou u všech obvodů provedeny stejné simulace.

4.1 Stejnosměrná analýza

Stejnosměrná (DC) analýza zahrnuje simulace ukazující, jak změna teploty ovlivňuje vlastnosti obvodu (například proudovou spotřebu, referenční napětí, stabilitu) dále chování obvodu při různých hodnotách napájení, nebo při nárůstu napájení z nulové hodnoty.


4.1.1 Reference typu Brokaw

Na následujícím grafu je znázorněná simulace výstupního napětí v závislosti na napájení. Jako parametr zde byla také rozmitána teplota v intervalu $< -40^{\circ}\text{C} ; 120^{\circ}\text{C} >$ s krokem 80°C . Obvod se dostane do navrženého pracovního bodu již při napájecím napětí 1,6V a vliv teplot je zde zanedbatelný.




Obr. 4.1: Simulace výstupního napětí V_{ref1} v závislosti na napájení

Následující teplotní závislosti výstupního napětí a proudové spotřeby obvodu byly provedeny v DC simulaci se dvěma parametrickými cornery, kterými se rozmitalo napájecí napětí (1,7V a 3V). Na Obr. 4.2 lze také pozorovat minimální vliv změny napájecího napětí na výstup.



Obr. 4.2: Výstupního napětí V_{ref1} při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka)



Obr. 4.3: Proudová spotřeba Brokaw reference při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka)

Typická hodnota teplotní závislosti výstupního napětí je:


$$T_{C_{Vref1}} = \frac{MAX(V_{ref1}(T)) - MIN(V_{ref1}(T))}{MIN(V_{ref1}(T))} * \frac{10^6}{T_{MAX} - T_{MIN}} =$$

$$= \frac{1,2117 - 1,2097}{1,2097} * \frac{10^6}{120 + 40} = 10,3 \text{ ppm}/^{\circ}\text{C} \quad (4.1)$$

Maximální proudová spotřeba pak lehce přesahuje 7μA při napájecím napětí 3V a teplotě 120°C.


4.1.2 MOS Reference se součtem proudů

Graf výstupního napětí Vref2 v závislosti na napájení obvodu je na následujícím obrázku. Podobně jako Brokaw reference, se tento obvod dostane do pracovního bodu při hodnotě napájení přibližně 1,5V.




Obr. 4.4: Simulace výstupního napětí Vref2 v závislosti na napájení

Na následující závislosti výstupního napětí na teplotě, opět s rozmítaným napájením (1,7V a 3V), je patrné větší rozmezí, ve které se může referenční napětí pohybovat. To je dáno faktem, že simulace trimování byla provedena v časové analýze, nikoliv teplotní. Rozptyl výstupních hodnot je tedy výrazně vyšší než u Brokaw reference.



Obr. 4.5: Výstupního napětí V_{ref2} při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka)




Obr. 4.6: Proudová spotřeba reference se součtem proudů při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1,7V$ (zelená křivka)

Typická hodnota teplotní závislosti výstupního napětí je $35,8 \text{ ppm}/^{\circ}\text{C}$ a maximální proudová spotřeba pak dosahuje $7,25 \mu\text{A}$ při napájecím napětí 3V a teplotě 120°C .


4.1.3 MOS Reference s rozdílem napětí

Stejně jako v předchozích obvodech je zde patrná nízká teplotní závislost po ustálení výstupního napětí, což je patrné i z dalšího grafu na Obr. 4.8.




Obr. 4.7: Simulace výstupního napětí V_{ref3} v závislosti na napájení

Oproti předchozím obvodům dosahuje hodnoty až $46,4 \text{ ppm}/^{\circ}\text{C}$. Nutno podotknout, že před záměnou vodivosti tranzistoru M5 (z důvodu snížení rozptylu – viz kapitola 3.3.1) byla hodnota teplotního koeficientu $36,7 \text{ ppm}/^{\circ}\text{C}$. Tudíž v tomto ohledu nedošlo k výraznému ovlivnění parametru.



Obr. 4.8: Výstupního napětí V_{ref3} při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1.7V$ (zelená křivka)

Proudová spotřeba zde dosahuje hodnoty téměř: $10\mu A$ při maximální provozní teplotě $120^{\circ}C$, přičemž téměř polovina v ustáleném stavu protéká výstupním rozdílovým blokem. Na Obr. 4.9 můžeme také pozorovat výraznou teplotní závislost napájecího proudu v porovnání s ostatními obvody.



Obr. 4.9: Proudová spotřeba reference s rozdílem napětí při $V_{cc}=3V$ (červená křivka) resp. $V_{cc}=1.7V$ (zelená křivka)

4.2 Střídavá analýza


Frekvenční charakteristiky fáze a zisku byly provedeny u všech obvodů již v kapitole 2. v odstavcích zabývajících se návrhem kmitočtové kompenzace. Pro doplnění lze uvést, že při návrhu frekvence kmitočtové nuly byly u všech obvodů použity P+ poly křemíkové rezistory, vyznačující se nízkou teplotní závislostí. Díky tomu je potlačen posuv frekvence kmitočtové nuly vlivem teplotní změny.

4.3 Časová analýza

Zde uvedené časové simulace ukazují odezvu napětí v referenčním uzlu na skokovou změnu napájecího napětí, které se z 0V ustálí na hodnotě 3V za dobu 10 μ s. Zobrazen je průběh napájení a 200 průběhů s náhodným rozložením procesních vlivů a souběhu bez rozmítání dalších parametrů.

4.3.1 Reference typu Brokaw

Jak již bylo zmíněno při samotném návrhu (kapitola 2.1 v odstavci o startu obvodu), většina proudu v prvních okamžicích protéká nejprve výstupním děličem, kde způsobí prudký nárůst napětí. Na následujícím grafu lze tento jev pozorovat přibližně v čase 4 až 8 μ s. V tomto okamžiku je tranzistor M11 již otevřen. Operační zesilovač nestíhá dostatečně rychle zareagovat: vlivem nabíjení kompenzační kapacity je jeho výstup stále na tak nízkém potenciálu, že je otevřen i regulační shunt tranzistor M6. To zabránil dalšímu nárůstu předstabilizovaného napětí V_{pred} respektive výstupního napětí V_{ref1} . Takto se hodnota referenčního napětí nemění až do času 40 - 56 μ s, kdy se kapacity nabijí a zpětnovazební smyčka doreguluje výstupní napětí na požadovanou hodnotu.




Obr. 4.10: Časová odezva Brokaw reference

Nabízí se několik možností, jak dosáhnout rychlejšího ustálení referenčního napětí. Úpravou tranzistoru M11 tak, aby se otevřel při vyšším napětí a tím měl OZ více času na nabití kompenzační kapacity, zároveň první nárůst napětí v uzlu Vref1 by mohl být ideálně na požadované výstupní hodnotě. Riskujeme tím však, že M11 nebude naplno otevřen za všech podmínek, což by mělo negativní dopad na regulační smyčku a prakticky na celý obvod. Mnohem vhodnější se jeví úprava frekvenční kompenzace – fázová bezpečnost $93,7^\circ$ je více než dostačující a poskytuje prostor pro snižování kapacity C0 i rezistoru R9. Snižením časové konstanty se zrychlí ustálení obvodu.

4.3.2 MOS Reference se součtem proudů

Oproti referenci typu Brokaw zde máme zcela odlišný způsob nastavení pracovního bodu. Princip START bloku byl popsán v závěru kapitoly 2.2. Na následujícím grafu referenčního napětí Vref2 můžeme jeho vliv pozorovat až do okamžiku $\sim 130\mu s$. První nárůst napětí na přibližnou hodnotu 0,13V (v čase $10\mu s \sim 130\mu s$) je způsoben právě startovacím obvodem, respektive startovacím proudem, který je ozrcadlen a protéká sumačním rezistorem R3. Tento stav je na výstupu po dobu nabíjení kapacit v obvodu. Poté následuje strmý nárůst proudu z proudových zdrojů a ustálení výstupního napětí na referenční hodnotě.




Obr. 4.11: Časová odezva reference se součtem proudů

Analogicky s Brokawovou referencí zde můžeme pozorovat časovou prodlevu („mezistav“) před samotným ustálením výstupu na požadované hodnotě. V tomto případě však není tolik prostoru pro zkracování času náběhu změnou RC konstant v kmitočtové kompenzaci (fázová bezpečnost 46° u PTAT respektive 54° u CTAT). Jinou možností zde může být zvýšení startovacího proudu tranzistoru M6, což by znamenalo rychlejší nabíjení kapacit. Nebo také úpravou dvou regulačních tranzistorů

M3 a M5. Použitím typu s nízkým prahovým napětím se zkrátí doba potřebná pro reakci regulační smyčky a tím i čas pro ustálení výstupního referenčního napětí. Tato změna však vyžaduje vyšší opatrnost – musí být zachována stabilita obvodu. Dalším důsledkem této úpravy je snížení napětí V_{GS} zmíněných tranzistorů (M3, M5), což přímo ovlivní napětí V_{DS} na tranzistorech aktivní zátěže M10, M12. Tímto se může do obvodu vnést chyba vlivem modulace délky kanálu tranzistorů. Vzhledem k tomu, že obvod je určen pro dotrimování výstupní veličiny, lze tento faktor zanedbat.

4.3.3 MOS Reference s rozdílem napětí

Následující graf opět zobrazuje časovou odezvu výstupního napětí na skokovou změnu napájení. Obvod je po zmíněných optimalizačních úpravách. V okamžiku nárůstu napájení ($0 \sim 10 \mu s$) můžeme pozorovat poměrně významný (vzhledem k velikosti ustáleného výstupního napětí) exponenciální nárůst. Ten je způsoben faktem, že výstupní tranzistory M4, M5, ani M13 nejsou otevřeny, neprotéká jimi proud, tudíž nevzniká úbytek napětí. Proud tedy celý prochází rezistory R2 a R3, kde vytváří nárůst napětí. Tento proud je způsoben kapacitními vazbami tranzistoru M12, který výstupní rozdílový blok napájí a má velkou plochu. Proud má v počátku tím větší hodnotu, čím strmější nárůst napájení je. Souběžně s tím začíná působit startovací blok, jelikož je však řádově pomalejší než nárůst napájení, stihne výstup opět poklesnout k nulové hodnotě. Dále, jak startovací obvod začíná plnit svou funkci, referenční napětí opět vzrůstá, dokud tranzistory M4 a M5 nezačne protékat proud a výstup se ustálí. Mezitím tranzistor M13 omezuje napěťový přesah jak bylo popsáno v kapitole 2.3.




Obr. 4.12: Časová odezva s rozdílem napětí

Předmětem dalších analýz by mohla být otázka, zda-li by bylo možné udržet výstupní napětí na rozumné hodnotě už při prvním nárůstu a tím podstatně snížit dobu náběhu.

Například připojení kapacity do výstupního uzlu by společně s vhodnou úpravou startovacího obvodu mohlo mít žádaný efekt. Přítomnost kapacity o hodnotě jednotek pF dokáže nahradit funkci tranzistoru M13 (snížení překmitu) a zároveň snižuje počáteční puls při náběhu napájení.

4.4 Srovnání ploch obvodů

Na následujícím obrázku jsou všechny tři obvodová řešení pro srovnání plochy:



Obr. 4.13: Srovnání ploch: a) reference se součtem proudů, b) reference s rozdílem napětí c) reference podle Brokawa

5 ZÁVĚR

V této práci se podařilo popsat obvodová řešení tří napěťových referencí. První, založená na principu Brokaw reference, byla optimalizována pro dosažení co nejnižšího rozptylu výstupního napětí. Analýzou byly stanoveny hlavní zdroje nepřesností. Změnami ve schématu a úpravou parametrů součástek (prodloužení tranzistorů aktivní zátěže OZ a použití sério-paralelní kombinace rezistorů R1 a R2) se pak podařilo snížit výstupní odchylku $\sigma_{V_{ref1}}$ z původních 1,32mV na 0,896mV při střední hodnotě 1,2117V. Při této přesnosti byly dále splněny ostatní parametry zadání: minimální hodnota napájecího napětí, při které obvod začíná regulovat, je nižší než 1,6V (při požadovaných 1,7V je výstup stabilní) Proudová spotřeba 7 μ A je s dostatečnou rezervou nižší než zadaných 10 μ A. Plocha součástek takto navržené reference je 300 x 225 μ m. Je třeba podotknout, že konečný layout obvodu při dodržení pravidel správného souběhu by měl rozměry větší.

Druhá napěťová reference (bez použití bipolárních tranzistorů) byla navržena na principu sumace proudů dvou různých proudových zdrojů s opačnými teplotními koeficienty. Analýzou bylo zjištěno, že největší vliv na nepřesnost výstupní veličiny má napětí V_{GS} unipolárního tranzistoru, které je přímo využíváno ke generování proudu. Vliv je v porovnání s prvním obvodem natolik velký (odchylka $\sigma_{V_{ref2}} = 17,69mV$), že obvod musí být dotrimován pro dosažení srovnatelné přesnosti. Za tímto účelem byla provedena optimalizace plochy (trimování zabírá další prostor na čipu). Součástkám byla snižována plocha tak, aby se výrazně neměnily parametry obvodu a nezvyšovala se odchylka $\sigma_{V_{ref2}}$. Následně pak byl proveden návrh 5 bitového dostavovacího systému a vyzkoušena jeho funkčnost simulací v časové oblasti. Hodnota odchylky výstupního napětí po dotrimování byla již srovnatelná s prvním obvodem (0,887mV). Simulacemi pak bylo ověřeno, že i tento obvod splňuje požadavky zadání: referenční napětí dosahuje stabilní hodnoty při napájení 1,6V s proudovou spotřebou 7,25 μ A při napájení 3V a pracovní teplotě 120°C. Plocha součástek je po optimalizaci: 236 x 170 μ m bez trimovacího obvodu.

Poslední navržený obvod dosahuje teplotně stabilního napětí díky rozdílu dvou V_{GS} se zápornými teplotními koeficienty. Původní návrh využívá NMOS a PMOS tranzistoru. Analýzou bylo zjištěno, že takto koncipovaný obvod dosahuje procesní chyby daleko větší než předešlé obvody ($\sigma_{V_{ref3}} = 44,7mV$). Proto byla provedena úprava, při které se zaměnila vodivost PMOS tranzistoru za NMOS. Velikost ploch tranzistorů byla volena v celočíselných násobcích (analogicky jako u principu ΔV_{GS} napětí u Widlarova proudového zdroje). Dále byl obvod upraven tak, aby mohl pracovat při 1,7V uvedených v zadání. Těmito změnami bylo dosaženo téměř čtyřikrát nižší výstupní odchylky 11,4mV. Je však nutné zdůraznit, že tato hodnota je dosažena při napětí $V_{ref3} = 675mV$, tedy téměř při poloviční hodnotě oproti obvodu před úpravou. Výsledky analýz ukázaly, že obvod dokáže pracovat za podmínek stanovených v zadání. Proudová spotřeba má však relativně vysokou kladnou teplotní závislost a navíc i značnou rostoucí tendenci při zvyšování napájení. Obvod tak může za určitých podmínek přesáhnout maximální zadanou hodnotu 10 μ A. Při zachování rovnice (1.20) však koncept poskytuje dostatečnou flexibilitu a lze navrhnout teplotně stabilní referenční napětí s širokým rozsahem ostatních parametrů, včetně proudové spotřeby.

Srovnáním dosažených odchylek je jasné, že Brokawova reference s bipolárními

tranzistory umožňuje nesrovnatelně lepší optimalizaci a procesní rozptyl lze návrhem eliminovat do takové míry, aby obvod nemusel být trimován. Cenou za procesně stabilní napětí je zde nárůst plochy, která je v porovnání s ostatními obvody nejvyšší. Záleží pak na konkrétní aplikaci, zda-li je požadavek na přesnost tak vysoký. V opačném případě lze plochu obvodu snižovat podobným postupem jako v kapitole 3.2.3.

Srovnatelných vlastností s referencí podle P. Brokawa dosahuje druhý navržený obvod (po dotrimování výstupního napětí). Trimování navíc u tohoto obvodu nezasahuje do dalších vlastností jako je například teplotní stabilita (na rozdíl od posledního ze tří navržených obvodů, který by musel být rovněž trimován pro dosažení srovnatelné přesnosti). Pokud by reference měla být součástí většího obvodového celku, ve kterém je dostavovací systém již přítomný, může být obvod použitelnou alternativou. Zvláště pokud v procesu nejsou k dispozici bipolární tranzistory.

U poslední z referencí se podařilo dosáhnout lepších výsledků pouze v jednom ze sledovaných parametrů: plocha součástek je výrazně nižší. To je dáno mimo jiné faktem, že není potřeba zvyšování délky kanálů proudových zrcadel, ani tvoření sério-paralelní kombinace rezistorů – vliv na již tak vysoký rozptyl by byl zanedbatelný. V ostatních ohledech se u obvodu ani po různých úpravách oproti původnímu zapojení nepodařilo dosáhnout vlastností, které by z něj činily zajímavou alternativu.

Obvody v uvedeném stavu nabízejí další prosotr pro možný vývoj, zvláště v časové oblasti. Další možný postup v tomto směru byl naznačen vždy u konkrétního obvodu v kapitole 4.3.

Na závěr je vhodné podotknout, že dosažené simulační výsledky jsou svázány s konkrétním použitým procesem, respektive s naměřenými daty a modely součástek vnesenými do simulačního prostředí. Což přímo souvisí s reprodukovatelností výsledků pro jiné procesy.

LITERATURA

- [1] KOK, Chi-Wah a Wing-Shan TAM. CMOS voltage reference: an analytical and practical perspective. First edition. xvii, 292 pages. ISBN 9781118275689.
- [2] RAZAVI, Behzad. Design of analog CMOS integrated circuits. Boston, MA: McGraw-Hill, c2001, xx, 684 p. ISBN 0072380322.
- [3] BRZOBOHATÝ, Jaromír, Vladislav MUSIL, Arnošt BAJER a Jaroslav BOUŠEK. Elektronické součástky [online]. Brno, 2002 [cit. 2015-04-08]. Dostupné z: http://www.umel.feec.vutbr.cz/~bousek/Elektronicke_soucastky_aktualni.pdf. VUT.
- [4] HUIJSING, Johan H, Rudy J PLASSCHE a Willy M SANSEN. Analog circuit design. Boston: Kluwer Academic Publishers, c1996, vii, 421 p. ISBN 0792396596-.
- [5] KADAŇKA, Petr. *Návrh přesné BG reference typu Brokaw*. ON SEMICONDUCTOR, 2013.
- [6] BUBLA, Jiří. *Band Gap - přesná napěťová reference*. Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2008.
- [7] KADAŇKA, Petr. *Návrh nízkošumové Band Gap reference v BCD procesu*. Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií, 2012.
- [8] GUANG-JUN, Xie, Zhang CHANG-XUAN a Zhou YUAN-YUAN. *Design of a Low-power Voltage Reference Based on Subthreshold MOSFETs* [online]. [cit. 2015-05-05]. Dostupné z: <http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=4796038>
- [9] VITA, Giuseppe a Giuseppe IANNACCONE. A Sub-1 V, 10 ppm/°C, Nanopower Voltage Reference Generator. 2006 Proceedings of the 32nd European Solid-State Circuits Conference [online]. IEEE, 2006, s. 307-310 [cit. 2015-04-08]. DOI: 10.1109/ESSCIR.2006.307592. Dostupné z: <http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=4099765>
- [10] LIU, Chia-Chin a Chunhong CHEN. An ultra-low power voltage regulator for RFID application. 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS) [online]. IEEE, 2013, s. 780-783 [cit. 2015-04-08]. DOI: 10.1109/MWSCAS.2013.6674765. Dostupné z: <http://ieeexplore.ieee.org/lpdocs/epic03/wrapper.htm?arnumber=6674765>
- [11] GUPTA, Vishal. An accurate, trimless, high PSRR, low-voltage, CMOS bandgap reference IC. 2007. PhD Thesis. Georgia Institute of Technology.
- [12] KADAŇKA, Petr. *TRANSCONDUCTANCE gm OF THE DIFF.BG.STAGE – LOADED WITH ASSYMETRICAL MIRROR*. ON SEMICONDUCTOR, 2006.

SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK


BG	BandGap
CMOS	Complementary Metal Oxid Semiconductor
BiCMOS	Bipolar CMOS
N,M	Poměr ploch tranzistorů
ΔV_{BE}	Rozdíl dvou V_{BE} , respektive V_{GS}
I_S	Saturační proud
V_T	Teplotní napětí
k	Boltzmannova konstanta $1,38 * 10^{-23} J/K$
q	Náboj elektronu $1,602 * 10^{-19} C$
T	Absolutní teplota v kelvinech
T_c	Teplotní koeficient
PTAT	Proportional To Absolute Temperature – přímo úměrný absolutní teplotě
CTAT	Complementary To Absolute Temperature – nepřímo úměrný absolutní teplotě
g_m	Transkonduktance
V_{ref}	Napětí na výstupu reference
σ	Standard deviation – odchylka
VCVS	Voltage Control Voltage Source – napětím řízený zdroj napětí
w	Šířka kanálu MOS tranzistoru
l	Délka kanálu MOS tranzistoru
n	Slope faktor – faktor strmosti (neideálnosti)
μ	Pohyblivost nosičů náboje
C_{ox}	Kapacita oxidu
PSPNP	Parasitic Substrate PNP

SEZNAM PŘÍLOH


A	Simulační schémata	60
A.1	Odchylka operačního zesilovače σ_{OZ}	60
A.2	Odchylka diferenčního páru $\sigma_{dV_{be}(OZ)}$	60
A.3	Odchylka aktivní zátěže $\sigma_{L_{AZ}(OZ)}$	60
A.4	Odchylka Bandgapu σ_{BG}	61
A.5	Odchylka odporové vrstvy rezistoru R1	61
A.6	Odchylka poměru rezistorů R2 a R1.....	61
A.7	Odchylka napětí VBE tranzistoru Q2	61
A.8	Odchylka rezistorové zátěže RZ8 a RZ7	61
A.9	Odchylka rozdílu napětí ΔV_{BE} tranzistorů Q1 a Q2.....	62
A.10	Odchylka proudové reference PTAT	62
A.11	Odchylka proudové reference CTAT	63
A.12	Odchylka aktivní zátěže $\sigma_{L_{AZ}(CTAT)}$	63
A.13	Odchylka napětí VGS tranzistoru M4.....	63
A.14	Odchylka poměru rezistorů R3 a R2.....	63
A.15	Odchylka výstupního rozdílového bloku.....	64
A.16	Odchylka napětí VGS tranzistoru M4.....	64
A.17	Odchylka napětí VGS tranzistoru M5.....	64
B	Parametry použitého procesu	65
C	Parametry Součástek	66
C.1	Vref1	66
C.2	Vref2	67
C.3	Vref3	68

A SIMULAČNÍ SCHÉMATA


A.1 Odchylka operačního zesilovače σ_{OZ}




A.2 Odchylka diferenčního páru $\sigma_{dV_{be}(OZ)}$




A.3 Odchylka aktivní zátěže $\sigma_{I_{AZ}(OZ)}$




A.4 Odchylka Bandgapu σ_{BG}




A.5 Odchylka odporové vrstvy rezistoru R1




A.6 Odchylka poměru rezistorů R2 a R1




A.7 Odchylka napětí V_{BE} tranzistoru Q2




A.8 Odchylka rezistorové zátěže RZ8 a RZ7




A.9 Odchylka rozdílu napětí ΔV_{BE} tranzistorů Q1 a Q2




A.10 Odchylka proudové reference PTAT




A.11 Odchylka proudové reference CTAT




A.12 Odchylka aktivní zátěže $\sigma_{I_{AZ}(CTAT)}$




A.13 Odchylka napětí V_{GS} tranzistoru M4




A.14 Odchylka poměru rezistorů R3 a R2




A.15 Odchylka výstupního rozdílového bloku



A.16 Odchylka napětí V_{GS} tranzistoru M4



A.17 Odchylka napětí V_{GS} tranzistoru M5



B PARAMETRY POUŽITÉHO PROCESU

5V MOS tranzistory

N-kanál	Typická hodnota	Jednotky
V_{th}	0,82 (0,41*)	V
I_{dsat}	500	$\mu\text{A}/\mu\text{m}$

P-kanál	Typická hodnota	Jednotky
V_{th}	-0,88 (-0,39*)	V
I_{dsat}	-240	$\mu\text{A}/\mu\text{m}$

*hodnota pro tranzistory s nízkým prahovým napětím - LVT

Bipolární tranzistory

	$B_{V_{ce0}} (I_c =1 \mu\text{A}, I_b =1 \text{nA})$	$\beta (I_e =5 \mu\text{A}, V_{cb}=0)$
NPN	8,2V	15
PNP	19,3V	2,5

Kondenzátory

	Typická hodnota	Jednotky
CPNW5V $V_{gs} = 5.0 \text{ V}$	2,46	$\text{fF}/\mu\text{m}^2$

Rezistory

	Typická hodnota	Jednotky	Typická hodnota	Jednotky
P+ poly křemík	280	$\Omega/\text{čtverec}$	-75	$\text{ppm}/^\circ\text{C}$
poly křemík s vysokou hodnotou rezistivity na čtverec	1500	$\Omega/\text{čtverec}$	1200	$\text{ppm}/^\circ\text{C}$

C PARAMETRY SOUČÁSTEK

C.1 Vref1

	w[μm]	l[μm]	ns	np	m	Hodnota	Typ	Poznámka
R1	0,7	20,1	110	1	1	375k	P+ poly křemík	paralelní kombinací tvoří R1
R11	0,7	20,1	110	1	1	375k	- -	
R2	0,7	20,1	110	1	1	1,03M	- -	sérieo-paralelní kombinací tvoří R2
R21	0,7	20,1	110	1	1	1,03M	- -	
R22	0,7	20,1	1	3	1	3,12k	- -	
R3	0,7	83,4	19	1	1	3,64M	S vysokou rezistivitou	
R4	0,7	83,4	2	1	1	383k	- -	
R5	0,7	83,4	4	1	1	766k	- -	
R6	0,7	83,4	5	1	1	958k	- -	sérieovou kombinací tvoří R6
R61	0,7	83,4	5	1	1	958k	- -	
R70	0,8	20	37	1	1	1,49M	- -	paralelní kombinací tvoří RZ7
R71	0,8	20	37	1	1	1,49M	- -	
R72	0,8	20	37	1	1	1,49M	- -	
R73	0,8	20	37	1	1	1,49M	- -	
R80	0,8	20	37	1	1	1,49M	- -	paralelní kombinací tvoří RZ8
R81	0,8	20	37	1	1	1,49M	- -	
R9	0,6	30	35	1	1	569k	P+ poly křemík	
R10	0,6	50	14	1	1	1,9M	S vysokou rezistivitou	
M0	12	16			1		PMOS	Nízkonapěťový (LVT)
M1	10	2			1		PMOS	LVT
M2	10	2			1		NMOS	
M3	10	2			1		NMOS	
M4	10	2			1		PMOS	
M5	10	2			18		PMOS	
M6	12	2			4		PMOS	LVT
M7	20	36			8		PMOS	LVT
M8	20	36			8		PMOS	LVT
M9	16	8			1		NMOS	
M10	16	8			1		NMOS	
M11	8	2			2		NMOS	
M12	4	12			1		NMOS	S vodivým kanálem
C0	65	16			3	8,05pF		
Q1	10	10			8		NPN	
Q2	10	10			1		NPN	
Q3	10	10			2		NPN	
Q4	10	10			4		NPN	

C.2 Vref2

	w[μm]	l[μm]	ns	np	m	Hodnota	Typ	Poznámka
R1	0,7	10,9	19	1	1	484k	S vysokou rezistivitou	
R2	0,7	10,9	13	1	1	331k	- -	
R3	0,7	10,9	26	2	2	663k	- -	
R4	0,6	12,3	100	1	1	3,38M	- -	
R5	0,6	8	50	1	1	1,11M	- -	
R6	0,7	42,7	6	1	1	117k	P+ poly křemík	
R7	0,7	42,7	20	1	1	389k	- -	
M1	28	4			12		NMOS	Izolovaný
M2	28	4			3		NMOS	Izolovaný
M3	2	18			2		NMOS	
M4	27	5			4		NMOS	
M5	2	18			2		NMOS	
M6	8	12			1		NMOS	LVT
M7	20	10			1		NMOS	LVT
M8	10	20			2		PMOS	LVT
M9	10	20			2		PMOS	LVT
M10	10	20			4		PMOS	LVT
M11	10	20			1		PMOS	LVT
M12	10	20			2		PMOS	LVT
M13	10	20			8		PMOS	LVT
M14	10	15			6		PMOS	LVT
M15	10	15			3		PMOS	LVT
M16	10	15			3		PMOS	LVT
C1	60	20			5	15,5pF	CPNW5V	
C2	60	20			3	9,28pF	CPNW5V	

C.3 Vref3

	w[μm]	l[μm]	ns	np	m	Hodnota	Typ	Poznámka
R1	0,6	20	3	1	1	164k	S vysokou rezistivitou	sériovou kombinací tvoří R1
R11	0,6	20	1	2	1	27,3k	- -	
R12	0,6	20	1	8	1	6,84k	- -	
R2	0,6	20	31	1	1	1,7M	- -	sériovou kombinací tvoří R3
R3	0,6	20	17	1	1	930k	- -	
R31	0,6	20	1	2	1	27,3k	- -	
R4	0,6	12,3	100	1	1	3,38M	- -	
R5	0,6	8	50	1	1	1,11M	- -	
R7	0,6	9,3	50	1	1	267k	P+ poly křemík	
M1	25	5			8		NMOS	Izolovaný
M2	25	5			1		NMOS	Izolovaný
M3	2	15			1		NMOS	
M4	30	12			2		NMOS	
M5	30	12			16		NMOS	Izolovaný
M6	8	12			1		NMOS	LVT
M7	20	10			1		NMOS	LVT
M8	15	30			1		PMOS	LVT
M9	15	30			2		PMOS	LVT
M10	15	30			4		PMOS	LVT
M11	15	30			1		PMOS	LVT
M12	15	30			16		PMOS	LVT
M13	10	2			4		NMOS	Izolovaný
1	15	50			6	11,6pF	CPNW5V	