JAVOR, A. Formalní verifikace RISC-V procesoru s využitím Questa PropCheck [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Student Adrián Javor vypracoval diplomovou práci na téma Formální verifikace RISC-V procesoru s využitím Questa PropCheck. Cílem práce bylo seznámit se s nástrojem pro formální verifikaci digitálních obvodů a s jeho pomocí provést verifikaci vybraných částí procesoru Berkelium 5 založeném na otevřené instrukční sadě RISC-V. Práce byla vypracována dle zadání z firmy Codasip pod odborným vedením konzultanta Ing. Tomáše Vaňáka. Po odborné stránce je práce na velmi dobré úrovni. Rozbor problematiky je v teoretické části práce přiměřeně rozsáhlý a reflektuje množství poznatků, se kterými se student musel během přípravy na praktické řešení seznámit. Praktická část práce popisuje postup a výsledky verifikace pomocí Questa PropCheck. V poslední části práce pak student diskutuje přínos formální verifikace a výhody oproti funkční verifikaci. Student pracoval samostatně v průběhu celého semestru, práci si dokázal rovnoměrně rozdělit. Na konzultace chodil pravidelně a diskutoval problémy, na které při práci narazil. Je třeba také ocenit studentův přístup k práci, kdy z vlastní iniciativy a nad rámec zadání doplnil práci o formální verifikaci rozhraní AMBA AHB, aby ověřil vhodnost zvolené metody formální verifikace pro další typy digitálních obvodů. Práci považuji za velmi kvalitní a navrhuji hodnocení A/98 bodů.
Práce se zabývá formální verifikací RISC-V procesoru s využitím softwarového balíku Questa PropCheck s použitím formálních tvrzení jazyka SystemVerilog Assertions. V teoretické části student popisuje konkrétní architekturu RISC-V, vybrané komponenty procesoru Codix Berklium 5, komunikační protokol AHB-lite a samotným metodám a nástrojům formální verifikace. Praktická část předkládané práce se věnuje návrhu verifikačního plánu vybraných komponent, jejich formální verifikaci, analýze výsledků a zhodnocení těchto verifikačních technik. Odborná úroveň diplomové práce je na velmi slušné úrovni. Řešená problematika je velmi komplexní a student se chopil této výzvy velmi zodpovědně. Logická struktura diplomové práce a návaznost jednotlivých kapitol je na dobré úrovni. Nicméně bych v práci uvítal blokové schéma RISC-V procesoru a vyznačení částí, na kterých bude aplikována formální verifikace. V práci se vyskytuje minimum překlepů a formálních nedostatků. Z práce je znatelné, že je student podrobně obeznámen s danou problematikou. Student efektivně využil dostupnou literaturu a získané znalosti použil pro zdárné dokončení diplomové práce. Na základě uvedených faktů navrhuji hodnocení diplomové práce stupněm A/93.
eVSKP id 127356