Now showing items 1-20 of 59

  • A 1 V 92 dB SNDR 10 kHz Bandwidth Second-Order Asynchronous Delta-Sigma Modulator for Biomedical Signal Processing 

    Kledrowetz, Vilém; Fujcik, Lukáš; Prokop, Roman; Háze, Jiří (MDPI, 2020-07-25)
    In this paper, a second-order asynchronous delta-sigma modulator (ADSM) is proposed based on the active-RCintegrators. The ADSM is implemented in the 0.18 µ m CMOS Logic or Mixed-Signal/RF, General Purpose process from the ...
  • An Active Resistor With a Lower Sensitivity to Process Variations, and its Application in Current Reference 

    Kledrowetz, Vilém; Háze, Jiří; Prokop, Roman; Fujcik, Lukáš (IEEE, 2020-10-29)
    A novel active resistor circuit offering less sensitivity to process and temperature variations without any extra trimming is proposed. The circuit consists of two accurately matched, high resistance polysilicon (hripoly) ...
  • Analýza USB rozhraní 

    Zošiak, Dušan
    Tato práce je zaměřena na zpracování a analýzu USB komunikačního protokolu a implementace jeho jednotlivých částí do FPGA obvodu s využitím programovacího jazyka VHDL. Ve finální podobě by měla práce představovat souhrnný ...
  • Aplikace FPGA v řízení maticových displejů LED 

    Šunka, Pavel
    Práce dává náhled do problematiky řízení plně barevných RGB LED panelů o větším počtu řádků a sloupců. Zabývá se komunikačními protokoly pro přenos obrazu a výměnu informací. Zaměřuje se implementaci FPGA do řídící struktury ...
  • Automatické testování 10GbE zařízení 

    Avramović, Nikola
    Tato práce se zabývá návrhem modelu pro funkční verifikaci a návrhem syntetizovatelného testru 10Gb Ethernet zařízení, které používají XGMII rozhraní. Pro popis modelu je použit programovací jazyk VHDL. Práce zahrnuje ...
  • Behaviorální syntéza digitálních obvodů 

    Jendrušák, Ján
    Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy ...
  • Bezdrátový zvonek s digitálním přenosem hlasu 

    Papež, Josef
    V této práci je ukázána možnost realizace bezdrátového domovního zvonku s poloduplexním přenosem hlasu a s bateriovým napájením. Cílem práce je navrhnout zapojení daného systému, návrh DPS a její výroby včetně vytvoření ...
  • Formalní verifikace RISC-V procesoru s využitím Questa PropCheck 

    Javor, Adrián
    Témou tejto diplomovej práce je Formálna verifikácia RISC-V procesoru s využitím Questa PropCheck pomocou formálnych tvrdení jazyka SystemVerilog Assertions. Teoretická časť práce je venovaná architektúre RISC-V, popisu ...
  • Fyzická kontrola integrovaných obvodů pomocí reverzního inženýrství 

    Štětina, Hynek
    Předkládaná práce se zabývá technikami reverzního inženýrství integrovaných obvodů a jejich využití při fyzické kontrole jednotlivých prvků obvodu. Na praktickém příkladu je demonstrováno využití získaných dat. Dále je ...
  • Generátor budicích signálů pro analogové měřicí účely 

    Gottwald, Petr
    Cílem této bakalářské práce je návrh číslicového generátoru funkcí, jehož jádrem je FPGA obvod XC3S200A firmy Xilinx. Generátor slouží ke generování harmonického, trojúhelníkového a obdélníkového signálu pro analogové ...
  • Grafický kontrolér pro obvody FPGA 

    Bartoš, Dušan
    Bakalárska práca sa zaoberá návrhom grafického kontroléru pre FPGA obvod. Popisuje spôsob komunikácie obvodu s monitorom, pamäťou RAM, zadávacím médiom (klávesnicou) a ovládanie systému. Obsahuje popis programu pre generovanie ...
  • Hardwarová akcelerace klasifikace paketů s využitím rozhraní TC Flower 

    Benc, Marek
    Sdružení CESNET vyvíjí vysokorychlostní programovatelné síťové karty COMBO (aktuálně až s dvěma 100Gbps porty) zaměřené na analýzu a zpracování síťových dat. Karty obsahují FPGA čip, který dovoluje uživatelům přesně definovat ...
  • Implementace 10 GbE technologie použitím zařízení s FPGA modulem 

    Macko, Peter
    Tato práce je zaměřena na implementaci komunikačního protokolu IEEE 802.3 10GBASE-R do vývojového zařízení s FPGA Altera Stratix V a demonstraci jeho funkčnosti pomocí RTL funkční simulace použitím VHDL jazyka, spouštěnou ...
  • Implementace ethernetového komunikačního rozhraní do obvodu FPGA 

    Skibik, Petr
    Tato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy ...
  • Implementace frekvenční a amplitudové modulace do obvodu FPGA 

    Veškrna, Filip
    Tato bakalářská práce se zabývá návrhem amplitudového modulátoru v obvodu FPGA. Teoretická část obsahuje popis principů amplitudové, frekvenční a Sigma-Delta modulace a shrnuje normy pro rozhlasové vysílání v České republice. ...
  • Implementace koncového bodu v síti SpaceWire do FPGA 

    Hráček, Marek
    Předkládaná práce se zabývá návrhem koncového rozhraní standardu SpaceWire, používaného vesmírnými plavidly pro komunikaci mezi palubními zařízeními a systémy. V teoretické části je popsán standard samotný, způsob provozu ...
  • Implementace mikropočítače do obvodu FPGA 

    Šulc, Tomáš
    Předkládaná práce se zabývá architekturou 8bitového mikropočítače Sinclair ZX Spectrum 48K a její úpravou pro implementaci do obvodu FPGA. Teoretická část práce je zaměřena na popis architektury počítače ZX Spectrum rozložené ...
  • Implementace PCS podvrstvy 400 Gb/s Ethernetu v FPGA 

    Kolařík, Jaroslav
    Tato práce se zabývá návrhem jednotky PCS v režimu 400GBASE-R podle standardu IEEE 802.3bs-2017 definující 400 Gb/s Ethernet. První část práce je zaměřena na obecnou architekturu FPGA, možné varianty FPGA pro implementaci ...
  • Implementace přijímače a vysílače protokolu RMAP do FPGA 

    Walletzký, Ondřej
    Práce se zabývá návrhem a implementací řadičů protokolu RMAP používaného pro přístup do paměti mezi koncovými uzly sítě SpaceWire. V teoretické části seznamuje se sítí SpaceWire, poté podrobně popisuje protokol RMAP a ...
  • Implementace výpočtu FFT v obvodech FPGA a ASIC 

    Dvořák, Vojtěch
    Cílem diplomové práce je navrhnout implementaci algoritmu rychlé Fourierovi transformace, kterou lze použít v obvodech FPGA nebo ASIC. Implementace bude modelována v prostředí Matlab a následně bude použit tento návrh jako ...