Browsing by Subject "FPGA"
Now showing items 1-20 of 371
-
Adaptace digitálního předzkreslovače pro linearizaci zesilovačů s použitím komparátoru
Diplomová práce pojednává o návrhu nového hardwaru využívající komparátor ve zpětné vazbě systému pro digitální předzkreslování signálu. Vybrané vlastnosti navrhované architektury jsou ověřeny pomocí simulací a následně ... -
Adaptivní rozdělovač datového toku
Tato diplomová práce se zabývá návrhem algoritmů pro použití sériového rozhraní SGMII (serial gigabit multimedia independent interface) v adaptivním rozdělovači datového toku rámců pro sítě Gigabit Ethernet standard ... -
Adaptivní řízení elektromechanických aktuátorů s využitím dopředného kompenzátoru založeného na více-modelovém přístupu
Tato dizertační práce se zabývá odvozením nového adaptivního dopředného kompenzátoru, který bude použit pro řízení elektromechanických aktuátorů používaných v automobilovém průmyslu. Jedná se o elektronickou škrticí klapku ... -
Akcelerace algoritmů pro porovnání biologických sekvencí s využitím FPGA
Táto práca sa zaoberá implementáciou hardwarového zariadenia, ktoré porovnáva biologické sekvencie. Pri porovnávaní využíva algoritmy Smith-Waterman a Needleman-Wunsch. Zariadenie slúži ako akcelerátor bioinformatických ... -
Akcelerace algoritmů pro porovnání řetězců na základě podobnosti
Cílem této bakalářské práce je návrh a implementace architektury pro FPGA čipy akcelerující porovnávání dvou řetězců a jejich ohodnocení na podobnost. Použité postupy vycházejí z bioinformatických algoritmů, především ... -
Akcelerace grafických operací s využitím FPGA
Tato práce se zabývá rozborem grafického retezce, pomocí kterého lze vykreslit požadovaný obraz. Dokument je zamerený na vykreslovací algoritmy, které jsou využívány v rasterizacním bloku. Hlavním cílem této práce je popsat ... -
Akcelerace kompresního algoritmu LZ4 v FPGA
Tato práce popisuje implementaci kompresního algoritmu LZ4 v syntetizovatelném jazyce z rodiny C/C++, pomocí kterého je možné získat VHDL kód pro FPGA čipy na síťových kartách. Podle specifikace algoritmu je implementovaná ... -
Akcelerace lineárního genetického programování v hardware
Tato práce se zabývá návrhem a implementací hardwarové akcelerace lineárního genetického programování symbolické regrese. Práce obsahuje teoretický úvod do problematiky moderních metod návrhu hardware a genetického ... -
Akcelerace NATu a paketového filtru v FPGA pro 10G sítě
Cílem této práce je návrh a implementace univerzálního síťového filtrovacího akcelerátoru pro počítačové sítě o rychlosti 10 Gb/s za použití FPGA. Díky přítomnosti pamětí QDR-II může akcelerátor používat značně větší počet ... -
Akcelerace neuronových sítí v FPGA
Tato práce se zabývá metodikami učení struktur FPNN. Zmiňuje se především na zpúsoby přímého převodu naučených neuronových sítí na FPNN, což je výhodné v situacích, kdy nejsou k dispozici trénovací data. -
Akcelerace neuronových sítí v FPGA
Tato práce se zabývá problematikou akcelerace výpočtu neuronových sítí skrze jejich implementaci v programovatelných hradlových polích FPGA. Práce představuje dvě různé hardwarové implementace neuronových sítí, které ... -
Akcelerace OVS s využitím akcelerační karty s FPGA
Výkon virtuálneho prepínača Open vSwitch (OVS) je nedostatočný pre súčasné požiadavky na kapacitu liniek pre pripojenie serverov. Preto vznikajú snahy o akceleráciu OVS či už na úrovni softvéru, ale aj prenesením záťaže ... -
Akcelerace šifrovacích algoritmů pomocí FPGA
Tato práce se zabývá možností akcelerace šifrovacích algoritmů pomocí rekonfigurovatelných obvodů FPGA a zkoumáním rozdílu rychlosti implementace oproti implementaci softwarové. Práce popisuje základy šifrování a akcelerace ... -
Akcelerace virtuálního přepínače Open vSwitch
Virtuální přepínač je program, který slouží k přípojení virtuálních strojů k síti, a proto je velmi důležitou součástí virtualizace serveru. Nicméně virtuální přepínač spotřebovává značné množství výkonu serveru, na kterém ... -
Akviziční systém na platformě STEMLab
Práce se zabývá návrhem akvizičního systému, fungujícím na vývojové platformě STEMLab (Red Pitaya). Cílem je možnost sledování analogových signálů s nastavitelnou vzorkovací frekvencí a délkou akvizice. Software byl vytvářen ... -
Algoritmy klasifikace paketů
Tato práce se zabývá klasifikací paketů v počítačových sítích. Klasifikace paketů je klíčovou úlohou mnoha síťových zařízení, především paketových filtrů - firewallů. Práce se tedy týká oblasti počítačové bezpečnosti. Práce ... -
Algoritmy rozpoznávání řeči na FPGA/DSP
Tato diplomová práce se zabývá návrhem algoritmů pro rozpoznání řeči s ohledem na výběr cílové technologie, kterou je platforma využívající technologie signálových procesorů a programovatelných hradlových polí. Algoritmy ... -
Algoritmy zpracování signálu v FPGA
Tato diplomová práce pojednává o možnostech zpracování signálů pomocí digitálních zařízení. Zejména se jedná o analýzu odezvy Dopplerova radaru a následné získání informací o detekovaném objektu (rychlost, směr pohybu, ... -
Analyzátor komunikace na sběrnici USB
Táto diplomová práca sa zaoberá návrhom analyzátoru komunikácie na zbernici USB. Prvá časť práce je venovaná zbernici USB a typom dátových prenosov na nej. Ďalej práca rozoberá existujúce riešenia analyzátorov zbernice ... -
Analyzátor sběrnice s hradlovým polem Spartan 3
Předkládaná práce popisuje návrh a realizaci analyzátoru sběrnic. Tento analyzátor je naprogramován v hradlovém poli rodiny Spartan-3AN XC3S50AN. Návrh obsahuje paralelní paměť SRAM a grafický LCD displej. Výstup dat je ...