Now showing items 1-20 of 22

  • Číslicové předzkreslovače pro linearizaci zesilovačů 

    Kroužil, Miroslav
    Tato práce popisuje číslicové předzkreslení v základním pásmu užité pro linearizaci zesilovačů. Nelinearita je jednou z nevýhod výkonových zesilovačů a její redukce je z mnoha ohledů užitečná. Práce popisuje chování systému, ...
  • Generátor funkcí pomocí D/A převodníku FITkitu 

    Bartoš, Pavel
    Tato práce se zabývá generováním a detekcí funkcí obdélníkového, sinusového, trojúhelníkového a pilovitého tvaru pomocí D/A převodníku FITkitu. Náplní je také popis komunikačního protokolu PS/2 klávesnice a popis ovládání ...
  • Generátor paketů na platformě FPGA 

    Bari, Lukáš
    Práca sa zaoberá teóriou a návrhom generátora sieťového provozu na platforme FPGA. Pre popis je použitý programovací jazyk VHDL. Práca zahrňuje zoznámenie sa s vývojovými postupmi a návrhovými prostriedkami potrebnými pre ...
  • Generátor zátěže a kybernetických útoků na platformě FPGA 

    Heriban, Radoslav
    Práca je zameraná na problematiku hardvérovo akcelerovaných DoS útokov. Keďže popularita tohto typu útoku narastá, generátor záťaže kybernetických útokov má za účel slúžiť ako testovací nástroj odolnosti siete. Zvoleným ...
  • Implementace logického analyzátoru do FPGA 

    Kořínek, Milan
    Bakalářská práce se zabývá implementací jednoduchého logického analyzátoru postaveného na vývojovém kitu Spartan-3E Starter Kit. Byla vyvinuta měřicí deska elektroniky s šestnácti měřícími kanály a s pěti výstupy. Výstupy ...
  • Implementace softwarového rádia do FPGA 

    Šrámek, Petr
    Obecným cílem této práce je implementace softwarově definovaného přijímače do obvodu FPGA. Součástí textu je shrnutí a porovnání několika základních koncepcí hardware určeného pro implementaci softwarových rádií, dále pak ...
  • IP generátor mikroprocesorového systému 

    Kerber, Rostislav
    Diplomová práce se týká programovacího jazyku VHDL, návrhového systému ISE Webpack a mikroprocesoru PicoBlaze. Popisuje základy jazyka VHDL a jeho použití. Dále je v práci popsán způsob práce s programem ISE Webpack. V ...
  • Jádro obvodu FPGA pro zobrazení dat na monitoru prostřednictvím portu VGA 

    Pišl, Adam
    Cílem tohoto projektu, je předvést studii možného řešení způsobu ovládání a využití počítačového monitoru připojeného k portu typu VGA řízeného standardizovanými řídícími signály generovanými obvodem typu FPGA. Jedná se o ...
  • Metody částečné rekonfigurace programovatelných struktur 

    Kolář, Jan
    Tato diplomová práce se zabývá možnostmi částečné rekonfigurace programovatelných struktur. Teoretická část obsahuje základy metod částečné rekonfigurace FPGA firmy Xilinx a je zpracována pro procesory Spartan 3, Virtex ...
  • Metody kompenzace nesymetrií kvadraturního demodulátoru 

    Povalač, Karel
    Kvadraturní modulátor (demodulátor) je používán ve vysílací (přijímací) části mnoha zařízení. Nežádoucí parametry mohou ovlivňovat amplitudu, fází nebo stejnosměrný offset modulátoru (demodulátoru). Kompenzování těchto ...
  • Návrh ovladačů pro vestavěné systémy v OS Linux 

    Kopáček, Jaroslav
    Problematika návrhu a tvorby ovladačů je obšírná a proto se v této práci zaměříme na návrh ovladačů pro zařízení s programovatelným hradlovým polem. Oproti procesorům typu aplikačně-specifického integrovaného obvodu, kde ...
  • Ovládání vestavěného systému přes Internet 

    Dvořák, Tomáš
    Tato bakalářská práce se zabývá návrhem jednotlivých částí systému pro ovládání vestavěného systému na bázi Xilinx Zynq přes internet. Možností návrhů takových systémů je přitom celá řada. U každé části poskytuje přehled ...
  • Ovládání vestavěného systému přes Internet 

    Horák, Jakub
    Cílem této této bakalářské práce je umožnit běžnému uživateli ovládat vestavěný systém na bázi Xilinx Zynq přes Internet. Vestavěný systém bude obsahovat audio kodek ADAU1761. V práci popíši co je nutné pro připojení daného ...
  • Prioritní paketové fronty v FPGA 

    Németh, František
    Diplomová práca sa zaoberá problematikou riadenia paketových front a následným návrhom v jazyku VHDL pre možnosť nasadenia vo vysokorýchlostných paketových sietiach. V teoretickej časti práce sú podrobnejšie rozobraté ...
  • Programový modul přijímače dat formátu RS232 v obvodech FPGA 

    Hrubý, Jiří
    Tato bakalářská práce popisuje programový modul přijímače dat formátu RS232. Program je psán programovacím jazykem VHDL a je určen pro obvody FPGA od firmy Xilinx. Dále se, tato bakalářská práce, zabývá simulací a implementací ...
  • Převodníkový modul s rychlou sériovou komunikační linkou 

    Kabátník, Václav
    Tato práce se zabývá návrhem a implementací standardu JESD204B. V prvé řadě práce seznamuje se samotným standardem, a poté pojednává o jeho revizích. Standard JESD204B funguje na bázi vrstvové specifikace, podobně jako ...
  • Převodníkový modul s rychlou sériovou komunikační linkou 

    Kabátník, Václav
    Tato práce se zabývá návrhem a implementací standardu JESD204B. V prvé řadě práce seznamuje se samotným standardem, a poté pojednává o jeho revizích. Standard JESD204B funguje na bázi vrstvové specifikace, podobně jako ...
  • Sběrnice PCI express modul logického analyzátoru 

    Juřík, Tomáš
    Cílem této práce je implementace jednoduchého logického analyzátoru do hradlového pole připojeného k sběrnici PCI-Express. Dále jsou vytvořeny moduly čtyř čítačů pro generování testovacích dat. V práci je popisán princip ...
  • Simulace šifrovacích algoritmů pomocí FPGA 

    Németh, František
    Bakalárska práca sa zaoberá so šifrovacím štandardom AES a následným návrhom šifrovacej a dešifrovacej komponenty vybratých operačných módoch v jazyku VHDL. V teoretickej časti práce je podrobnejšie rozoberatý fungovanie ...
  • Úlohy s různým stupněm důležitosti při řízení motorů na platformě Zynq 

    Pamánek, David
    Tato práce se zabývá problematikou vektorového řízení PMS motorů s využitím vývojové desky ZedBoard od firmy Xilinx, která obsahuje mikročip Zynq-7000. Dále je zde popsána práce s vývojovým prostředím Vivado a jeho součástmi. ...