Now showing items 1-4 of 4

  • Akcelerace kompresního algoritmu LZ4 v FPGA 

    Marton, Dominik
    Tato práce popisuje implementaci kompresního algoritmu LZ4 v syntetizovatelném jazyce z rodiny C/C++, pomocí kterého je možné získat VHDL kód pro FPGA čipy na síťových kartách. Podle specifikace algoritmu je implementovaná ...
  • Behaviorální syntéza digitálních obvodů 

    Jendrušák, Ján
    Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy ...
  • Generování procesních elementů pro FPGA 

    Lengál, Ondřej
    Některé aplikace zpracovávající informace, jako je například monitorování počítačových sítí, vyžadují nepřetržité zpracovávání dat přicházejících vysokou rychlostí. S tím, jak tato rychlost vývojem stále stoupá, je žádoucí, ...
  • Využití funkcionálních jazyků pro hardwarovou akceleraci 

    Hodaňová, Andrea
    Cílem této práce je prozkoumat možnosti využití funkcionálního paradigmatu pro hardwarovou akceleraci, konkrétně pro datově paralelní úlohy. Úroveň abstrakce tradičních jazyků pro popis hardwaru, jako VHDL a Verilog, ...