Simulátor asembleru x86 pro výuku
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
C
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Cieľom tejto práce je nadobudnúť potrebné znalosti analýzou architektúry inštrukčnej sady x86 a jazyka symbolických inštrukcií pre navrhnutie a implementovanie simulačného prostriedku v objektovo orientovanom jazyku Java SE8. Ten používateľovi umožní vytvárať kód založený na konvenciách a syntaxe z prostredia Netwide Assembler a následne daný kód simulovať na virtuálnej reprezentácii - simulačnom modele, ktorý napodobuje chovanie procesora z architektúru x86. Výsledkom by malo byť prehĺbenie znalostí používateľa o principiálnej funkcionalite vykonávaného strojového kódu a to, ako mení stav procesora bez potreby takýto kód kompilovať špeciálnym spôsobom za účelom spustenia cez Debugger, či nutnosťou disponovať fyzickým systémom implementujúcim architektúru x86.
Point of this thesis is gain knowledge base of x86 Instruction Set Architecture and x86 assembly language through analysis. Based on this knowledge, design and implement simulation environment in object oriented programming language Java SE8. This environment will give user option to create code based on conventions and syntax of Netwide Assembler and simulate created code on virtual representation - simulation model, which will imitate behavior of processor implementing instruction set architecture x86. The result of using this environment should be new knowledge for user about basic function of machine code execution and how this execution alters state of processor, without the need to specially compile created code for use in Debugger and having physical system implementing architecture x86.
Point of this thesis is gain knowledge base of x86 Instruction Set Architecture and x86 assembly language through analysis. Based on this knowledge, design and implement simulation environment in object oriented programming language Java SE8. This environment will give user option to create code based on conventions and syntax of Netwide Assembler and simulate created code on virtual representation - simulation model, which will imitate behavior of processor implementing instruction set architecture x86. The result of using this environment should be new knowledge for user about basic function of machine code execution and how this execution alters state of processor, without the need to specially compile created code for use in Debugger and having physical system implementing architecture x86.
Description
Citation
HEŠTERA, A. Simulátor asembleru x86 pro výuku [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Informační technologie
Comittee
doc. Dr. Ing. Dušan Kolář (předseda)
doc. Ing. Jaroslav Zendulka, CSc. (místopředseda)
Ing. František Grézl, Ph.D. (člen)
doc. Ing. Zdeněk Kotásek, CSc. (člen)
Dr. Ing. Petr Peringer (člen)
Date of acceptance
2018-06-14
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Oponent hodnotil práci stupněm 4F, protože nebylo spněno zadání. Student souhlasil s výtkami oponenta. Komise shledala nedostatky práce natolik závažné, že se práci rozhodla hodnotit jako nevyhovující " F ".
Result of defence
práce nebyla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení