Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA
Automated testbed for SIL/PIL testing of embedded application using FPGA
Author
Advisor
Arm, JakubReferee
Burian, FrantišekGrade
AAltmetrics
Metadata
Show full item recordAbstract
Diplomová práca sa zaoberá návrhom testbench na vybraný soft-core procesor NEORV32 architektúry RISC-V pre simulácie embedded aplikácií v prostredí FPGA. Testbench bol vytvorený v prostredí Vivado s cieľom jeho rozšírenia na testovací a validačný framework. Boli vybrané a implementované základné moduly ako GPIO, PWM, UART a PC. Pre tieto moduly bolo navrhnutých niekoľko testovacích scenárov. Testbench bol tiež doplnený o pomocné skripty, pre korektné hierarchické nastavenie projektu a spúšťanie testov. Práca ďalej navrhuje aj niekoľko možných spôsobov vylepšenia a rozšírenia testbenchu. The master's thesis deals with designing a testbench for a selected soft-core processor NEORV32 with a RISC-V architecture for simulations of embedded applications in an FPGA environment. The testbench was created in the Vivado environment with the aim of extending it to a testing and validation framework. Basic modules such as GPIO, PWM, UART, and PC were selected and implemented. Several test scenarios have been designed for these modules. The testbench has also been supplemented with additional scripts, to create hierarchically correct project setup and test execution. The work also suggests a few possible ways to improve and expand the testbench.
Keywords
CPU, soft-core, FPGA, testbed, testbench, HDL, VHDL, SystemVerilog, RISC-V, NEORV32, Vivado, tcl, CPU, soft-core, FPGA, testbed, testbench, HDL, VHDL, SystemVerilog, RISC-V, NEORV32, Vivado, tclLanguage
čeština (Czech)Study brunch
bez specializaceComposition of Committee
doc. Ing. Jan Mikulka, Ph.D. (předseda) doc. Ing. Petr Blaha, Ph.D. (místopředseda) Ing. Jakub Arm, Ph.D. (člen) doc. Ing. Petr Fiedler, Ph.D. (člen) Ing. Peter Honec, Ph.D. (člen) Ing. Stanislav Klusáček, Ph.D. (člen)Date of defence
2022-06-07Process of defence
Student obhajoval diplomovou práci na téma "Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA". Po prezentaci a přečtení posudků odpověděl na otázky nepřítomného oponenta, a v průběhu odborné rozpravy odpověděl na dotazy: - Co je to SIL/PIL, a jak se týká Vámi implementované části testbedu? - Jak je zajištěné generování optimálního kódu? Student obhájil diplomovou práci. Komise neměla žádné námitky k řešené práci.Result of the defence
práce byla úspěšně obhájenaPersistent identifier
http://hdl.handle.net/11012/204799Source
PRUSÁK, L. Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.Collections
- 2022 [275]