FPGA IP jádro pro příjem dat z obrazových senzorů Sony IMX
FPGA IP core for Sony IMX sensor interface
Author
Advisor
Kubíček, MichalReferee
Kováč, MichalGrade
EAltmetrics
Metadata
Show full item recordAbstract
Práce se zabývá implementací rozhraní SLVS-EC do FPGA. Toto rozhraní je využíváno u nových obrazových senzorů firmy SONY pro vysokorychlostní přenos dat. V úvodu práce se nachází popis rozhraní, jeho možné konfigurace a porovnání s doposud využívaným rozhraním sub LVDS. Následuje výběr vhodného MPSoC s architekturou Zynq Ultrascale+ s ohledem na jeho hardwarové prostředky pro příjem vysokorychlostního signálu. Hlavní část práce se zabývá návrhem přijímače pro rozhraní SLVS-EC a dekódováním přijatých dat. Surová obrazová data jsou následně ukládána do externí RAM paměti. V závěru práce je popsán zvolený princip testování dílčích částí i celkového designu. The diploma thesis deals with the implementation of the SLVS-EC interface into the FPGA. This interface is used in new SONY’s image sensors for high-speed data transmission. The introduction contains a description of the interface, its possible configurations and comparison with the sub LVDS interface used so far. This is followed by the selection of a suitable MPSoC with the Zynq Ultrascale+ architecture with focus to its hardware resources for receiving a high/speed signal. The main part of this thesis deals with the design of receiver for the SLVS-EC interface and decoding of the data. The raw image data is then stored in external RAM. At the end of this thesis is described the chosen methods of testing partial parts and overall design.
Keywords
SLVS-EC, sub LVDS, AXI, SONY, IMX, obrazový senzor, MPSoC, FPGA, SLVS-EC, sub LVDS, AXI, SONY, IMX, image sensor, MPSoC, FPGALanguage
čeština (Czech)Study brunch
bez specializaceComposition of Committee
prof. Ing. Jaroslav Boušek, CSc. (předseda) doc. Ing. František Urban, CSc. (místopředseda) doc. Ing. Ivan Szendiuch, CSc. (člen) Ing. Roman Prokop, Ph.D. (člen) Ing. Marián Pristach, Ph.D. (člen)Date of defence
2022-06-07Process of defence
Student seznámil státní zkušební komisi s cíli a řešením závěrečné vysokoškolské práce a zodpověděl otázky a připomínky oponenta. Dále zodpověděl otázky členů komise: Jak probíhá přenos na fyzické úrovni SLVS-EC? Bylo zvažována možnost pro prvotní testování využít nějaký existující FPGA kit? Proč nebyla verifikace provedena v unifikovaném prostředí např. v SystemVerilogu?Result of the defence
práce byla úspěšně obhájenaPersistent identifier
http://hdl.handle.net/11012/204842Source
MUSIL, M. FPGA IP jádro pro příjem dat z obrazových senzorů Sony IMX [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.Collections
- 2022 [275]