Komunikační rozhraní pro hardwarově akcelerované obvody
Interface for Communication on Hardware Accelerated Circuits
Abstract
Práca sa venuje popisu a implementácii rozhrania MicroSD na programovatelných logických poliach. V práce je popísaná teória oľadom FPGA, jazyka VHDL,periférie na FPGA, prostredie Vivado, VitisHLS. Ďalej je popísaná implementácia kódu a jeho simulácia. Na konci je popísané digitálne spracovanie obrazu pomocou FPGA a karty Micro SD. The work deals with the description and implementation of the MicroSD interface on programmable logic arrays. The thesis describes the FPGA theory, VHDL language, Vivado environment,pheripherals on FPGA board, VitisHLS. Next, the implementation of the code and its simulation is described. At the end, digital image processing using FPGA and Micro SD card is explained.
Keywords
FPGA, VHDL, MicroSD, Vivado, Vitis, SPI, Master, Slave, USB, Ethernet, Digital video processing, FPGA, VHDL, MicroSD, Vivado, Vitis, SPI, Master, Slave, USB, Ethernet, Digital video processingLanguage
slovenština (Slovak)Study brunch
bez specializaceComposition of Committee
prof. Ing. Zdeněk Smékal, CSc. (předseda) doc. Ing. Pavel Šilhavý, Ph.D. (místopředseda) Ing. Daniel Kováč (člen) Ing. Jan Dvořák, Ph.D. (člen) Ing. et Ing. Petr Musil (člen) Ing. Ondřej Šmirg, Ph.D. (člen)Date of defence
2022-06-14Process of defence
Student prezentoval výsledky své práce a komise byla seznámena s posudky. Otázky k obhajobě: Práca mala podľa zadania obsahovať sprovoznenie štyroch periférií, obsahuje SPI resp. LEDky a MicroSD kartu. Prečo nedošlo k implementácií aj ďalších napríklad Ethernet? Odovzdaná a popísaná Verilog implementácia spracovania obrazu je podľa Vašeho návrhu a čisto Vašim dielom? Student obhájil bakalářskou práci s výhradami a odpověděl na otázky členů komise a oponenta. Nízká formální úroveň práce, krátký rozsah práce na spodní hranici podmínek pro odevzdání práce. Obrázky jsou využívány jako výplň.Result of the defence
práce byla úspěšně obhájenaPersistent identifier
http://hdl.handle.net/11012/205478Source
SLÁVIK, M. Komunikační rozhraní pro hardwarově akcelerované obvody [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.Collections
- 2022 [397]