Rozšíření rozhraní pro řízení buňkového měniče pomocí FPGA
Interface extension for power cell invertor control with FPGA
Author
Advisor
Petyovský, PetrReferee
Valach, SoběslavGrade
AAltmetrics
Metadata
Show full item recordAbstract
Bakalářská práce se zabývá návrhem a realizací 2 modulů v hradlovém poli, které budou použity jako rozšíření pro řídicí desku měniče. Práce se zabývá návrhem a realizací modulu s univerzálně definovaným počtem kanálů, generujících pulzně šířkově modulovaný signál, který je nastavitelný pomocí Serial Peripheral Interface. Dále se zabývá návrhem modulu s 9 sériovými linkami v hradlovém poli, které se ovládají pomocí Serial Peripheral Interface. Součástí práce je popis používaných periferií, popis principu fungování měniče a nadřazeného řídicího systému, popis implementace v jazyce pro popis Hardware a její testování. The main goal of bachelor thesis is design and implementation of 2 modules in the Field-programmable gate array, which will be used as an extension to the control board of power inverter. The thesis includes the design and implementation of a module with several channels generating a pulse width modulated signal, which is controlled using the Serial Peripheral Interface. It also includes the design of a module with 9 serial lines in the Field-programmable gate array, which are controlled using the Serial Peripheral Interface. Part of the work contains a description of the peripherals used, a description of the operation of principle of the drive and the superior control system, a description of the implementation in the language for the description of Hardware and its testing.
Keywords
komplexní PWM generátor, buňkový měnič, Robicon perfect harmony, FPGA, VHDL, complex PWM generator, Power cell, Robicon perfect harmony, FPGA, VHDLLanguage
čeština (Czech)Study brunch
bez specializaceComposition of Committee
doc. Ing. Bohumil Klíma, Ph.D. (předseda) prof. Ing. Pavel Václavek, Ph.D. (místopředseda) doc. Ing. Petr Beneš, Ph.D. (člen) Ing. Martin Čala, Ph.D. (člen) Ing. Tomáš Jílek, Ph.D. (člen) Ing. Petr Petyovský, Ph.D. (člen) Ing. Radek Štohl, Ph.D. (člen)Date of defence
2022-06-15Process of defence
Student provedl obhajobu bakalářské práce a popsal svoje dosažené výsledky. Byly přečteny posudky a student odpovědel na otázky oponenta: Jaká rizika hrozí pro elektroniku měniče při selhání FPGA nebo chybě ve VHDL kódu? Proběhla diskuze a student odpovědel na dotazy komise: Podrobnější diskuze o buňkových měničích. Možná omezení vyplývajíci z implementace. Student obhájil bakalářskou práci. Komise neměla žádné námitky k řešené práci. V průběhu odborné rozpravy odpověděl na dotazy.Result of the defence
práce byla úspěšně obhájenaPersistent identifier
http://hdl.handle.net/11012/205819Source
MATOUŠEK, P. Rozšíření rozhraní pro řízení buňkového měniče pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.Collections
- 2022 [397]