Komunikace uvnitř hardwarově akcelerovaného obvodu
Communication in a hardware accelerated circuit
Author
Advisor
Smékal, DavidReferee
Jedlička, PetrGrade
DAltmetrics
Metadata
Show full item recordAbstract
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu. Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.
Keywords
FPGA, VHDL, Nexys A7-100T, Kryptografia, AES, IP blok, Xilinx, FPGA, VHDL, Nexys A7-100T, Cryptograhy, AES, IP block, XilinxLanguage
čeština (Czech)Study brunch
bez specializaceComposition of Committee
doc. Ing. Radim Burget, Ph.D. (místopředseda) Ing. Radek Fujdiak, Ph.D. (člen) RNDr. Ing. Pavel Šeda, Ph.D. (člen) doc. Ing. Lukáš Malina, Ph.D. (předseda) Ing. Lukáš Benešl (člen)Date of defence
2023-09-05Process of defence
Student prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci s výhradami a odpověděl na otázky členů komise a oponenta. Otázky: Proč jste nevyužil OS Linux? Design na FPGA využívá téměř všechny dostupné BRAM paměti. Z jakého důvodu jste pro procesor nezvolil externí DRAM paměť?Result of the defence
práce byla úspěšně obhájenaPersistent identifier
http://hdl.handle.net/11012/214035Source
ROSA, M. Komunikace uvnitř hardwarově akcelerovaného obvodu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.Collections
- 2023 [414]