• čeština
    • English
    • русский
  • English 
    • čeština
    • English
    • русский
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2013
  • View Item
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2013
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Datový koncentrátor ve VHDL

Serial Data concentrator in VHDL

Thumbnail
View/Open
appendix-1.zip (974.4Kb)
final-thesis.pdf (2.209Mb)
review_66257.html (4.950Kb)
Author
Řeháček, Tomáš
Advisor
Burian, František
Referee
Valach, Soběslav
Grade
B
Altmetrics
Metadata
Show full item record
Abstract
V textu bakalářské práce jsou shrnuty základy jazyka VHDL, popsáno vývojové prostředí ISE Webpack. Dále je popsán způsob komunikace a vlastnosti sériové linky. A také vlastnosti standardu Ethernet a způsob komunikace přes rozhraní MII. V další části je stručně představen hardware použitý pro návrh datového koncentrátoru. A na závěr je v práci rozebrán samotný návrh datového koncentrátoru pro přenos dat ze sériové linky na Ethernet pomocí protokolů UDP/IP.
 
In the bachelor’s thesis text there are summarized basics of VHDL language, ISE Webpack development environment is described. Also the way of communication and properties of serial unit are described as well as Ethernet standard properties and the way of communication via MII interface. Hardware used for the data concentrator design is briefly introduced in the next part. At the end of the thesis there is analysis of the data concentrator design for data transmission from serial unit to Ethernet using protocols UDP/IP.
 
Keywords
VHDL, datový koncentrátor, sériová komunikace, Ethernet, IPv4, UDP, CRC, MII, VHDL, data concentrator, serial communication, Ethernet, IPv4, UDP, CRC, MII
Language
čeština (Czech)
Study brunch
Automatizační a měřicí technika
Composition of Committee
doc. Ing. Bohumil Horák, Ph.D. (předseda) prof. Ing. Pavel Václavek, Ph.D. (místopředseda) Ing. Soňa Šedivá, Ph.D. (člen) Ing. Tomáš Macho, Ph.D. (člen) doc. Ing. Václav Jirsík, CSc. (člen) Ing. Karel Horák, Ph.D. (člen)
Date of defence
2013-06-19
Process of defence
Student obhájil bakalářskou práci.
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/27551
Source
ŘEHÁČEK, T. Datový koncentrátor ve VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.
Collections
  • 2013 [488]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV