• čeština
    • English
    • русский
  • English 
    • čeština
    • English
    • русский
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2009
  • View Item
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2009
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Vzorové úlohy ve VHDL

Sample assignments in VHDL

Thumbnail
View/Open
final-thesis.pdf (1.690Mb)
review_13787.html (5.792Kb)
Author
Huzlík, Petr
Advisor
Holek, Radovan
Referee
Macho, Tomáš
Grade
E
Altmetrics
Metadata
Show full item record
Abstract
Tato bakalářska prace navazuje na semestralní projekt a zabývá se jazykem VHDL a obvody FPGA a CPLD firmy Xilinx. Dále pak má tato práce za cíl popsat, jak zacházet s vývojovým prostředím WebPack, kde je popsáno jak realizovat nový projekt. Jsou zde popsány různé metody návrhu úlohy v tomto vývojovém prostředí. Nakonec jsou také uvedeny některé vzorové příklady ve VHDL.
 
This bachelor’s study connects on semestral project and is focused on VHDL language and FPGA and CPLD circuits by Xilinx. The aim of this study is to describe how to work with profossional design tool WebPack. Documents detaily describes how to create new project on advanced level - with emphasis on methodiology and examples from practice in VHDL lenguage.
 
Keywords
jazyk VHDL, WebPack, FPGA, CPLD, Xilinx, VHDl language, WebPack, FPGA, CPLD, Xilinx
Language
čeština (Czech)
Study brunch
Automatizační a měřicí technika
Composition of Committee
doc. Ing. Zdeněk Němec, CSc. (předseda) prof. Ing. Petr Vavřín, DrSc. (místopředseda) doc. Ing. Ludvík Bejček, CSc. (člen) Ing. Miloslav Čejka, CSc. (člen) Ing. Pavel Kučera, Ph.D. (člen)
Date of defence
2009-06-17
Process of defence
Student obhájil bakalářskou práci s výhradami.
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/3502
Source
HUZLÍK, P. Vzorové úlohy ve VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2009.
Collections
  • 2009 [609]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV