Show simple item record

Implementation of selected control algorithms for FPGA

dc.contributor.advisorGrepl, Robertcs
dc.contributor.authorBradáč, Martincs
dc.date.accessioned2019-05-17T06:04:47Z
dc.date.available2019-05-17T06:04:47Z
dc.date.created2011cs
dc.identifier.citationBRADÁČ, M. Implementace vybraných řidicích algoritmů pro FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta strojního inženýrství. 2011.cs
dc.identifier.other33591cs
dc.identifier.urihttp://hdl.handle.net/11012/4535
dc.description.abstractReal-time počítač cRIO-9073 firmy National Instruments spolu se softwarem LabVIEW je všestranný nástroj využitelný v mnoha oborech, jak při výzkumu, tak při ryze praktických úlohách. Práce se zabývá studiem možností tohoto systému. Je cílena především na testování výkonnosti celého zařízení, možných omezení a ukázání jeho reálného využití při řízení procesů. Celý systém byl podroben testovaní s pomocí navržených aplikací pokrývajících široké spektrum využitelnosti. Systém cRIO umožňuje také využití dalších softwarových nástrojů při jeho programování. Tato práce zkoumá možnosti využití programu Matlab/Simulink od firmy Mathworks a také generování VHDL kódu s pomocí produktu firmy Xilinx. Cílem je porovnat náročnost programů na zdroje hradlového pole (FPGA) v cRIO a také množství výkonu real-time procesoru potřebného pro provoz daných aplikací.cs
dc.description.abstractA real-time computer cRIO-9073 supplied by National Instruments, together with the software tool LabVIEW is a versatile system used in many fields, for both research and practical tasks. This thesis deals with the possibilities of the system. It is aimed primarily at performance testing, identifying potential limitations and showing its practical use. The whole system has undergone testing through the use of programs covering the wide spectrum of utilisation. cRIO also allows the use of other software tools in its programming. This thesis explores the options of using Matlab/Simulink from MathWorks and the generation of VHDL code using a product of Xilinx. The aim is to compare the demands on the resources consumed, by the Field-programmable gate array (FPGA) in cRIO as well as the CPU load running the Real-time process.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta strojního inženýrstvícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectLabVIEWcs
dc.subjectNational Instrumentscs
dc.subjectReal-timecs
dc.subjectFPGAcs
dc.subjectCompactRIOcs
dc.subjectcRIO-9073cs
dc.subjectSimulinkcs
dc.subjectSimulation Interface Toolkitcs
dc.subjectLabVIEWen
dc.subjectNational Instrumentsen
dc.subjectReal-timeen
dc.subjectFPGAen
dc.subjectCompactRIOen
dc.subjectcRIO-9073en
dc.subjectSimulinken
dc.subjectSimulation Interface Toolkiten
dc.titleImplementace vybraných řidicích algoritmů pro FPGAcs
dc.title.alternativeImplementation of selected control algorithms for FPGAen
dc.typeTextcs
dcterms.dateAccepted2011-06-15cs
dcterms.modified2011-07-20-10:45:24cs
thesis.disciplineMechatronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta strojního inženýrství. Ústav mechaniky těles, mechatroniky a biomechanikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid33591en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 21:20:54en
sync.item.modts2021.11.12 20:15:40en
eprints.affiliatedInstitution.facultyFakulta strojního inženýrstvícs
dc.contributor.refereeVejlupek, Josefcs
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeeprof. Ing. Jiří Skalický, CSc. (předseda) prof. Ing. Ctirad Kratochvíl, DrSc. (místopředseda) doc. Ing. Čestmír Ondrůšek, CSc. (člen) prof. RNDr. Ing. Tomáš Březina, CSc. (člen) Ing. Bohumil Král, CSc. (člen) RNDr. Vladimír Opluštil (člen) doc. Ing. Peter Kriššák, Ph.D. (člen)cs
but.defenceStudent v prezentaci představil diplomovou práci. Po přečtení posudků vedoucího diplomové práce a oponenta diplomové práce odpověděl postupně na tři otázky položené oponentem. Tyto odpovědi komise hodnotila jako zodpovězené. Dále student odpovídal na otázky týkající se jeho diplomové práce položené jednotlivými členy komise. Komise jeho vystoupení hodnotila jako zdařilé s cenným výstupem pro další studium a práci s FPGA v prostředí LabVIEW. Celé vystoupení hodnotila komise jako výborné.cs
but.resultpráce byla úspěšně obhájenacs
but.programAplikované vědy v inženýrstvícs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record