Show simple item record

Tool for Chip Design in UML

dc.contributor.advisorHruška, Tomášcs
dc.contributor.authorSrna, Pavolcs
dc.date.accessioned2020-06-23T23:00:35Z
dc.date.available2020-06-24cs
dc.date.created2010cs
dc.identifier.citationSRNA, P. Nástroj pro návrh čipu v UML [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2010.cs
dc.identifier.other34509cs
dc.identifier.urihttp://hdl.handle.net/11012/52780
dc.description.abstractTáto práca sa zaoberá vytvorením nástroja pre návrh čipu v UML. Cieľom je predstaviť novinky v jazyku UML verzie 2.0, ktoré je možné použiť pre modelovanie vstavaných systémov. Následne rozoberá možnosti a spôsob modelovania v prostredí Eclipse a sústredí sa na Eclipse Modeling Framework. Práca vysvetľuje princíp vytvárania grafických editorov s využitím frameworku GMF, pretože ho vyvíjaný nástroj plne využíva. Nakoniec je diskutované zvolené riešenie.cs
dc.description.abstractThis paper deals with the creation of the tool for chip design in UML. The intention of this work is to present the news in the UML language version 2.0, that can be possibly used for modeling of embedded systems. Furthermore, it deals with the possibility and method of modeling in the Eclipse environment and it focuses on the Eclipse Modeling Framework. This work explains the principle of developing of graphical editors based on GMF used fully by developing tool. Finally, it discusses the chosen solution.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsPřístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 10 roku/letcs
dc.subjectZásuvný modul do eclipsecs
dc.subjecteditorcs
dc.subjectUMLcs
dc.subjectEclipse Modeling Framework (EMF)cs
dc.subjectGraphical Modeling Framework (GMF).cs
dc.subjectEclipse plug-inen
dc.subjecteditoren
dc.subjectUMLen
dc.subjectEclipse Modeling Framework (EMF)en
dc.subjectGraphical Modeling Framework (GMF).en
dc.titleNástroj pro návrh čipu v UMLcs
dc.title.alternativeTool for Chip Design in UMLen
dc.typeTextcs
dcterms.dateAccepted2010-06-24cs
dcterms.modified2020-05-09-23:39:27cs
thesis.disciplineInformační systémycs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid34509en
sync.item.dbtypeZPen
sync.item.insts2021.11.23 00:09:25en
sync.item.modts2021.11.22 22:55:44en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereePřikryl, Zdeněkcs
dc.description.markCcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeedoc. Ing. Jaroslav Zendulka, CSc. (předseda) prof. Ing. Tomáš Vojnar, Ph.D. (místopředseda) Ing. Michal Bidlo, Ph.D. (člen) prof. Ing. Adam Herout, Ph.D. (člen) Ing. Ivana Burgetová, Ph.D. (člen) Prof. Ing. Jiří Šafařík, CSc. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm C. Otázky u obhajoby: Jak by jste modelovat aktivaci funkčních jednotek pomocí některých z diagramů UML?cs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record