Implementace algoritmu SVM v FPGA

Abstract

Tato diplomová práce se zabývá algoritmy pro trénování klasifikátoru SVM a jejich realizací v hradlovém poli FPGA. Jsou zde uvedeny základní informace o klasifikátoru, jeho trénování a uvedeny dva trénovací algoritmy. Oblíbený algoritmus SMO a algoritmus vhodný pro realizaci trénování v hardwaru.

This masters thesis deals with algorithms for learning SVM classifiers on hardware systems and their implementation in FPGA. There are basics about classifiers and learning. Two learning algorithms are introduced SMO algorithm and one hardware-friendly algorithm.