Mapování vyhledávacích tabulek z jazyka P4 do technologie FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Diplomová práca sa zaoberá návrhom a implementáciou mapovania vyhľadávacích tabuliek jazyka P4 do technológie FPGA. Cieľom práce bolo popísať kľúčové princípy, ktoré je potrebné pochopiť na vytvorenie návrhu samotného mapovania a fungovania potrebných algoritmov, tieto princípy aplikovať v rámci implementácie a analyzovať výsledné riešenie z pohľadu rýchlosti a náročnosti na pamäť a zdroje cieľovej architektúry. Výsledok práce poskytuje konfigurovateľnú hardvérovú jednotku schopnú klasifikovať pakety a jej prepojenie na vyhľadávacie tabuľky jazyka P4. Riešenie využíva algoritmus DCFL a oproti algoritmom HiCuts a HyperCuts dosahuje v najhoršom prípade porovnateľné priepustnosti, ale vyžaduje podstatne menej pamäte.
This thesis deals with design and implementation of mapping of match action tables from P4 language to FPGA technology. Goal of the thesis was to describe key principles, which need to be understood in order to design such a mapping and function of algorithms needed, apply these principles by implementing them and analyze the speed and memory requirements of such an implementation. Outcome provides configurable hardware unit capable of classifying packets and connection between the unit and match action tables from P4 language. The implementation is based on DCFL algorithm and requires less memory compared to HiCuts and HyperCuts algorithms while being comparably fast at worst-case scenarios.
This thesis deals with design and implementation of mapping of match action tables from P4 language to FPGA technology. Goal of the thesis was to describe key principles, which need to be understood in order to design such a mapping and function of algorithms needed, apply these principles by implementing them and analyze the speed and memory requirements of such an implementation. Outcome provides configurable hardware unit capable of classifying packets and connection between the unit and match action tables from P4 language. The implementation is based on DCFL algorithm and requires less memory compared to HiCuts and HyperCuts algorithms while being comparably fast at worst-case scenarios.
Description
Citation
KEKELY, M. Mapování vyhledávacích tabulek z jazyka P4 do technologie FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Inteligentní systémy
Comittee
doc. Ing. František Zbořil, CSc. (předseda)
doc. Ing. Jiří Kunovský, CSc. (místopředseda)
Ing. Michal Bidlo, Ph.D. (člen)
Doc. Ing. Pavel Herout, Ph.D. (člen)
Ing. Zbyněk Křivka, Ph.D. (člen)
doc. RNDr. Pavel Smrž, Ph.D. (člen)
Date of acceptance
2016-06-17
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm výborně (A). Otázky u obhajoby: Proč se v navržené architektuře neprovádí agregace výsledků z předcházejících stupňů v plné stromové struktuře, stejně jako je tomu u původního algoritmu DCFL? Proč byly pro srovnání navrženého přístupu se současnými klasifikačními algoritmy vybrány právě algoritmy HiCuts a HyperCuts?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení