Show simple item record

Packet Filtration in 100 Gb Networks

dc.contributor.advisorKořenek, Jancs
dc.contributor.authorKučera, Jancs
dc.date.accessioned2020-06-23T09:10:47Z
dc.date.available2020-06-23T09:10:47Z
dc.date.created2016cs
dc.identifier.citationKUČERA, J. Filtrace paketů ve 100 Gb sítích [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.cs
dc.identifier.other96342cs
dc.identifier.urihttp://hdl.handle.net/11012/61915
dc.description.abstractDiplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.cs
dc.description.abstractThis master's thesis deals with the design and implementation of an algorithm for high-speed network packet filtering. The main goal was to provide hardware architecture, which would support large rule sets and could be used in 100 Gbps networks. The system has been designed with respect to the implementation on an FPGA card and time-space complexity trade-off. Properties of the system have been evaluated using various available rule sets. Due to the highly optimized and deep pipelined architecture it was possible to reach high working frequency (above 220 MHz) together with considerable memory reduction (on average about 72% for compared algorithms). It is also possible to efficiently store up to five thousands of filtering rules on an FPGA with only 8% of on-chip memory utilization. The architecture allows high-speed network packet filtering at wire-speed of 100 Gbps.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFiltrace paketůcs
dc.subjectklasifikacecs
dc.subjectvysokorychlostní sítěcs
dc.subject100 Gb/scs
dc.subjecthardwarová akceleracecs
dc.subjectFPGA.cs
dc.subjectPacket Filteringen
dc.subjectClassificationen
dc.subjectHigh-speed Networksen
dc.subject100 Gbpsen
dc.subjectHardware Accelerationen
dc.subjectFPGA.en
dc.titleFiltrace paketů ve 100 Gb sítíchcs
dc.title.alternativePacket Filtration in 100 Gb Networksen
dc.typeTextcs
dcterms.dateAccepted2016-06-22cs
dcterms.modified2020-05-10-16:12:26cs
thesis.disciplinePočítačové a vestavěné systémycs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid96342en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 23:07:57en
sync.item.modts2021.11.12 22:17:34en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereeMatoušek, Jiřícs
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeedoc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) doc. Ing. Vladimír Janoušek, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Ondřej Ryšavý, Ph.D. (člen) prof. Ing. Karel Vlček, CSc. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Je možné v rámci použité zřetězené linky kombinovat instrukce využívající n-ární porovnání a instrukce využívající hashovací funkci? Pokud ano, za jakých podmínek by to bylo výhodné? Stručně popište kroky, které je potřeba provést pro přidání nového filtračního pravidla do sady pravidel, podle kterých v navržené architektuře probíhá filtrace paketů.cs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record