Show simple item record

Implementation of Self-Correcting Codes for 100 Gb/s Ethernet

dc.contributor.advisorKekely, Lukášcs
dc.contributor.authorVelecký, Jancs
dc.date.accessioned2019-06-14T10:55:02Z
dc.date.available2019-06-14T10:55:02Z
dc.date.created2017cs
dc.identifier.citationVELECKÝ, J. Implementace samoopravných kódů pro 100 Gb/s Ethernet [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2017.cs
dc.identifier.other106353cs
dc.identifier.urihttp://hdl.handle.net/11012/69826
dc.description.abstractPráce se zabývá návrhem ucelené RS-FEC vrstvy pro 100Gb/s Ethernet dle standardu IEEE 802.3-2015 včetně kódovacího a dekódovacího obvodu Reed-Solomonova kódu. Text objasňuje matematický aparát konečných těles, lineárních blokových kódů, cyklických kódů a zejména samotných Reed-Solomonových kódů pro použití v návrhu. Návrh vysílací části RS-FEC vrstvy byl přizpůsoben pro implementaci v síťových kartách COMBO využívajících FPGA čipy Xilinx Virtex-7 a realizován ve VHDL. Kódovací obvod byl v několika krocích zoptimalizován - co se týče požadavků na zdroje FPGA a délky trvání syntézy VHDL kódu. Snížení nároků na zdroje se docílilo zejména využitím vlastností cyklických kódů umožňující zřetězení. Doba syntézy pak vytvořením logiky kódovacího obvodu na úrovni hradel ve vlastní režii. Výsledná implementace byla testována v simulaci a je dostatečně zoptimalizována, aby mohla být použita při implementaci Ethernetu na FPGA čipu. Jak návrh, tak implementaci je možné modifikovat pro 400Gb/s Ethernet - v době návrhu ještě oficiálně neexistujícího.cs
dc.description.abstractThe thesis deals with the design of entire RS-FEC layer for the 100 Gb/s Ethernet according to IEEE 802.3-2015 standard including Reed-Solomon encoder and decoder. Text clarifies mathematical basis of finite fields, linear block codes, cyclic codes and particularly Reed-Solomon codes used in design. Design of RS-FEC layer transmit side has been adjusted for implementation in COMBO network cards which use Xilinx Virtex-7 FPGA and realized in VHDL. Encoder has been optimized in several steps - as for FPGA resource usage and as for VHDL code synthesis duration. Reduction of resource usage has been achieved by using pipelining thanks to properties of cyclic codes. Synthesis duration then by creating logic of encoder on gate level on its own. Resulting implementation has been tested in simulation and it is optimized enough for usage in FPGA for Ethernet implementation. It is possible to adapt both design and implementation for 400Gb/s Ethernet which does not exist yet at the time of design.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectReed-Solomonovy kódycs
dc.subjectRS-FECcs
dc.subjectGaloisova tělesacs
dc.subjectkonečná tělesacs
dc.subjectFPGAcs
dc.subject100GBASEcs
dc.subjectLR4cs
dc.subjectSR4cs
dc.subjectCR4cs
dc.subjectKP4cs
dc.subjectoprava chybcs
dc.subjectprotichybové kódovánícs
dc.subjectReed-Solomon codesen
dc.subjectRS-FECen
dc.subjectGaloise fieldsen
dc.subjectfinite fieldsen
dc.subjectFPGAen
dc.subject100GBASEen
dc.subjectLR4en
dc.subjectSR4en
dc.subjectCR4en
dc.subjectKP4en
dc.subjecterror correctionen
dc.subjecterror-control codingen
dc.titleImplementace samoopravných kódů pro 100 Gb/s Ethernetcs
dc.title.alternativeImplementation of Self-Correcting Codes for 100 Gb/s Etherneten
dc.typeTextcs
dcterms.dateAccepted2017-06-14cs
dcterms.modified2020-05-10-16:13:01cs
thesis.disciplineInformační technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelBakalářskýcs
thesis.nameBc.cs
sync.item.dbid106353en
sync.item.dbtypeZPen
sync.item.insts2020.05.11 06:07:17en
sync.item.modts2020.05.11 05:34:16en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereeKučera, Jancs
dc.description.markAcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
but.committeecs
but.defencecs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record