• čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • français 
    • čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • Ouvrir une session
Voir le document 
  •   Accueil de DSpace
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2013
  • Voir le document
  •   Accueil de DSpace
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2013
  • Voir le document
JavaScript is disabled for your browser. Some features of this site may not work without it.

Způsoby testování desek plošných spojů

Methods of testing printed circuit boards

Thumbnail
Voir/Ouvrir
review_66956.html (3.268Ko)
final-thesis.pdf (1.814Mo)
Posudek-Vedouci prace-Prusa_Herman.pdf (84.66Ko)
appendix-1.zip (334.8Ko)
Auteur
Průša, Tomáš
Advisor
Raida, Zbyněk
Referee
Urbanec, Tomáš
Grade
F
Altmetrics
Metadata
Afficher la notice complète
Résumé
Tato práce se zabývá návrhem testeru pro základové desky používající modul počítače typu PC pod názvem CM-iTC a rozborem jeho vstupních/výstupních pinů. Jsou zde uvedeny kombinace vstupů/výstupů testovaných desek a modulu se zaměřením na možné chyby a jejich specifikace. Jsou uvedeny návrhy na řešení, jak tyto chyby zjistit.
 
ABSTRACT This work describes design of tester for motherboards that uses the PC's called CM-iTC and analysis of input / output pins. There are combinations of inputs / outputs for tested boards and modules focusing on possible errors and their specifications. They include proposals for solutions to detect these errors.
 
Keywords
Modul CM-iTC, tester, vstupy/výstupy modulu, chyby na deskách, Modul CM-iTC, inputs/outputs of the modul, errors on bords
Language
čeština (Czech)
Study brunch
Elektronika a sdělovací technika
Composition of Committee
prof. Dr. Ing. Zbyněk Raida (předseda) doc. Ing. Jiří Petržela, Ph.D. (místopředseda) Ing. Dr. Techn. Vojtěch Derbek (člen) doc. Ing. Jiří Kozumplík, CSc. (člen) Ing. Josef Vochyán, Ph.D. (člen) prof. Ing. Vladimír Schejbal, CSc. (člen)
Date of defence
2013-06-18
Process of defence
Ing. Josef Vochyán, Ph.D.: Práce není úplně dokončena, slabá grafická úprava. - ano doc. Ing. Jiří Petržela, Ph.D.: Spousty chyb způsobené nedbalostí. Je řešena otázka šumu? Jste spokojen s výsledky. - Neměl by mít vliv. Výsledky jsou dostačující
Result of the defence
práce nebyla úspěšně obhájena
URI
http://hdl.handle.net/11012/72265
Source
PRŮŠA, T. Způsoby testování desek plošných spojů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.
Collections
  • 2013 [492]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contactez-nous | Faire parvenir un commentaire | Theme by @mire NV
 

 

Parcourir

Tout DSpaceCommunautés & CollectionsPar date de publicationAuteursTitresSujetsCette collectionPar date de publicationAuteursTitresSujets

Mon compte

Ouvrir une sessionS'inscrire

Statistiques

Statistiques d'usage de visualisation

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contactez-nous | Faire parvenir un commentaire | Theme by @mire NV