• čeština
    • English
    • русский
  • English 
    • čeština
    • English
    • русский
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta informačních technologií
  • 2018
  • View Item
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta informačních technologií
  • 2018
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Hardwarová realizace numerického integrátoru s metodou vyššího řádu

Hardware Realization of Higher Order Numerical Integrator

Thumbnail
View/Open
final-thesis.pdf (3.314Mb)
Posudek-Oponent prace-21205_o.pdf (90.84Kb)
Posudek-Vedouci prace-21205_v.pdf (86.34Kb)
review_114882.html (1.471Kb)
Author
Matečný, František
Advisor
Šátek, Václav
Referee
Veigend, Petr
Grade
B
Altmetrics
Metadata
Show full item record
Abstract
Práca popisuje numerickú integráciu a riešenie obyčajných diferenciálnych rovníc pomocou metódy Taylorovej rady v rôznych typoch integrátorov. Ďalej je popísaná aritmetika pevnej a pohyblivej rádovej čiarky. Následne sú predstavené návrhy a spôsob výpočtu paralelných integrátorov s operáciou násobenia a delania v prevedení pevnej a pohyblivej rádovej čiarky. Súčasťou práce je taktiež popísanie integrátorov vo VHDL a ich implementácia v FPGA. V závere práce je analyzovaná časová zložitosť výpočtu s inými numerickými metódami.
 
This work describes numerical integration and solution for ordinary differential equations by the Taylor series by different types of integrators. The next part is a description of floating point and fixed point arithmetic. Subsequently, we are presenting designs and calculation methods for parallels multiplication and division integrators in floating point and fixed point arithmetic. The designs were realized in VHDL and implemented on FPGA. Finally we summarizes the proposed solution and compare time complexity with another numerical methods.
 
Keywords
diferenciálna rovnica, numerická integrácia, Taylorova rada, pevná rádová čiarka, pohyblivá rádová čiarka, integrátor, FPGA, diferential equnation, numeric integration, Taylor series, fixed point, floating point, integrator, FPGA
Language
čeština (Czech)
Study brunch
Informační systémy
Composition of Committee
doc. Ing. Jaroslav Zendulka, CSc. (předseda) prof. RNDr. Milan Češka, CSc. (místopředseda) Ing. Vladimír Bartík, Ph.D. (člen) doc. Ing. Jiří Rybička, Dr. (člen) RNDr. Marek Rychlý, Ph.D. (člen) Ing. Igor Szőke, Ph.D. (člen)
Date of defence
2018-06-20
Process of defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm velmi dobře (B). Otázky u obhajoby: Řešení soustavy rovnic máte implementováno pouze pro fixed point reprezentaci. Diskutujte možnost implementace pomocí floating point. Diskutujte využití FPGA pro implementované integrátory. Kolik integrátorů je vejde do vámi testovaného FPGA? Kolik členů Taylorovy řady je možné spočítat? Diskutujte možné rozšíření na jiné typy FPGA.
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/84890
Source
MATEČNÝ, F. Hardwarová realizace numerického integrátoru s metodou vyššího řádu [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.
Collections
  • 2018 [161]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV