Show simple item record

Network Traffic Analysis Using NXP Processor and FPGA

dc.contributor.advisorKořenek, Jancs
dc.contributor.authorOrsák, Michalcs
dc.date.accessioned2018-10-21T17:05:37Z
dc.date.available2018-10-21T17:05:37Z
dc.date.created2018cs
dc.identifier.citationORSÁK, M. Analýzy síťového provozu na procesoru NXP a FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2018.cs
dc.identifier.other114771cs
dc.identifier.urihttp://hdl.handle.net/11012/84894
dc.description.abstractPrimárním cílem této práce je prozkoumat možnosti síťového procesoru NXP LS2088 společně s technologii FPGA. Sekundárním cílem je na této platformě zprovoznit a optimalizovat existující software pro analýzu aplikačních protokolů. Tento existující software jepevně svázán s FPGA firmwarem jedno-gigabitové platformy. Síťový procesor NXP LS2088 obsahuje celou řadu akcelerátorů a virtuální rekonfigurovatelnou síť. V rámci této práce byly podrobně prozkoumány vlastnosti hardwarových prostředků této platformy. Tyto znalosti byly následně využity pro přeportování existujícího řešení pro L7 analýzu. Portace byla provedena s důrazem na maximální výkon. Tato optimalizace zahrnovala implementaci hardwarové synchronizace vláken, přechod na knihovnu DPDK a další radikální změny.Výsledek této práce je především analýza a odladění jednotlivých subsystému síťového procesoru NXP, softwarový balík pro tuto novou platformu a  optimalizace existujícího software.cs
dc.description.abstractThe primary goal of this thesis is to exploit possibilites of aa entirely new hardware based on NXP LS2088 and FPGA. The secondary goal is to create firmware for this processor working out-of-box and perform optimisations of existing software for L7 analysis. This software was deeply bound to a previous hardware platform. The network processor NXP LS2088 contains many hardware accellerators and a virtual reconfigurable network. This thesis exploits all hardware parts of on this platform. Many tweaks and optimizations were performed based on this analysis to achieve maximum efficieny of software for L7 analysis. There were many intensive optimisations like rewriting for the DPDK library and new hardware or hardware synchronization of worker threads of this application. The main result of this thesis is working platform with efficient L7 analysis software which actively uses accelerators in FPGA and NXP network processor. SDK for new platform is also prepared.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectNXP LS2088cs
dc.subjectDPAA2cs
dc.subjectFPGAcs
dc.subjectsiťové filtrycs
dc.subject10G Ethernetcs
dc.subjectLIcs
dc.subjectDPDKcs
dc.subjectARMcs
dc.subjectARM64cs
dc.subjectYocto projectcs
dc.subjectvestavěné systémycs
dc.subjecthardware-software codesigncs
dc.subjectNXP LS2088en
dc.subjectDPAA2en
dc.subjectFPGAen
dc.subjectnetwork filtersen
dc.subject10G Etherneten
dc.subjectLIen
dc.subjectDPDKen
dc.subjectARMen
dc.subjectARM64en
dc.subjectYocto projecten
dc.subjectembedded systemen
dc.subjecthardware-software codesignen
dc.titleAnalýzy síťového provozu na procesoru NXP a FPGAcs
dc.title.alternativeNetwork Traffic Analysis Using NXP Processor and FPGAen
dc.typeTextcs
dcterms.dateAccepted2018-06-19cs
dcterms.modified2020-05-10-16:13:21cs
thesis.disciplineBioinformatika a biocomputingcs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid114771en
sync.item.dbtypeZPen
sync.item.insts2020.06.23 09:16:33en
sync.item.modts2020.06.23 08:37:25en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereeVrána, Romancs
dc.description.markCcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeeprof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. František Zbořil, Ph.D. (místopředseda) Ing. Ivana Burgetová, Ph.D. (člen) RNDr. Milan Češka, Ph.D. (člen) Ing. Tomáš Martínek, Ph.D. (člen) doc. Ing. Radomil Matoušek, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " C ". Otázky u obhajoby: V kapitole 3. je uvedeno, že se nelze levně vyhnout falešným detekcím pro Pattern Match. Existují řešení, která nemají falešné detekce? Pokud ano, proč jsou v tomto případě nevýhodná? Co je důvodem pro náhradu současného Mempoolu v software PaSt? Na základě čeho je posouzena vysoká cyklomatická složitost PaSti? Proč není výhodné použít jádro 1 pro výpočetní operace na procesoru LS2088?cs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record