• čeština
    • English
    • русский
  • English 
    • čeština
    • English
    • русский
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2008
  • View Item
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2008
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Model stárnutí unipolárního tranzistoru

FET aging model

Thumbnail
View/Open
final-thesis.pdf (612.9Kb)
review_10826.html (12.26Kb)
Author
Novosád, Jiří
Advisor
Semiconductor, Aleš Litschmann, ON
Referee
Legát, Pavel
Grade
C
Altmetrics
Metadata
Show full item record
Abstract
Práce se zabývá problematikou stárnutí unipolárního tranzistoru. V teoretické části jsou popsány mechanismy, způsobující stárnutí unipolárního tranzistoru a způsoby omezení vlivu změny parametrů v čase Na základě teoretických znalostí bylo provedeno měření a vyhodnocení naměřených dat. Výsledkem práce je model stárnutí unipolárního tranzistoru, vytvořený extrakcí parametrů z naměřených dat a výpočtem degradačních konstant pomocí těchto parametrů. V praxi lze tento model použít v simulátorech elektronických obvodů, které podporují simulaci stárnutí (např. ELDO).
 
This work deals with problems aging of unipolar transistors. In theoretical parts are described the mechanisms which causing aging unipolar transistors and way leading to the restriction the change of parameters in time. The measurement and data evaluation was built on theoretical knowledge. The model of aging FET is a result of this works; it is creating extraction of data from measured data. Finally, the degradation constants are evaluation from this data. This FET aging model is easy to use in simulators of electronics circuits including aging simulations (e.g. ELDO).
 
Keywords
HCI, degradace, stárnutí, měření, experiment, DOE, extrakce, verifikace, HCI, degradation, aging, measurement, experiment, DOE, extraction, verification
Language
čeština (Czech)
Study brunch
Mikroelektronika
Composition of Committee
doc. Ing. Ivan Szendiuch, CSc. (předseda) doc. Ing. Pavel Legát, CSc. (místopředseda) Ing. Ondřej Sajdl, Ph.D. (člen) Ing Antonín Rek, CSc (člen) Ing. Jiří Špinka (člen)
Date of defence
2008-06-09
Process of defence
Student seznámil komisi se svou diplomovou prací. Dále na základě pobídky komise hovořil o statistickém řízení experimentů, diskuse pokračovala také ohledně reprodukovatelnosti výsledků měření.
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/1089
Source
NOVOSÁD, J. Model stárnutí unipolárního tranzistoru [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2008.
Collections
  • 2008 [468]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV