Model stárnutí unipolárního tranzistoru

Abstract

Práce se zabývá problematikou stárnutí unipolárního tranzistoru. V teoretické části jsou popsány mechanismy, způsobující stárnutí unipolárního tranzistoru a způsoby omezení vlivu změny parametrů v čase Na základě teoretických znalostí bylo provedeno měření a vyhodnocení naměřených dat. Výsledkem práce je model stárnutí unipolárního tranzistoru, vytvořený extrakcí parametrů z naměřených dat a výpočtem degradačních konstant pomocí těchto parametrů. V praxi lze tento model použít v simulátorech elektronických obvodů, které podporují simulaci stárnutí (např. ELDO).

This work deals with problems aging of unipolar transistors. In theoretical parts are described the mechanisms which causing aging unipolar transistors and way leading to the restriction the change of parameters in time. The measurement and data evaluation was built on theoretical knowledge. The model of aging FET is a result of this works; it is creating extraction of data from measured data. Finally, the degradation constants are evaluation from this data. This FET aging model is easy to use in simulators of electronics circuits including aging simulations (e.g. ELDO).