Jádro obvodu FPGA pro zobrazení dat na monitoru prostřednictvím portu VGA
FPGA core for data displaying on computer monitor using VGA port
Author
Advisor
Kubíček, MichalReferee
Kováč, MichalGrade
AAlternative metrics PlumX
http://hdl.handle.net/11012/15218Altmetrics
http://hdl.handle.net/11012/15218
http://hdl.handle.net/11012/15218
Metadata
Show full item recordAbstract
Cílem tohoto projektu, je předvést studii možného řešení způsobu ovládání a využití počítačového monitoru připojeného k portu typu VGA řízeného standardizovanými řídícími signály generovanými obvodem typu FPGA. Jedná se o jádro hradlového pole, které je poté možné použít jako součást složitějšího designu a využít jej například pro komfortnější uživa-telské rozhraní. Projekt obsahuje řešení základní části obvodu generující standardní řídící signály a zobrazující text zadaný v ASCII kódu prostřednictvím sériového portu. The aim of this project is to perform the study of a driver for controlling computer monitor using VGA port. The driver is based on FPGA which is used to generate VGA signals. The main purpose of the project is to design a hardware core for gate array which can be used as part of some complex FPGA design to provide a comfortable user interface. The project describes the main part of the VGA driver – module for generating control signals and module for displaying text information that is sent from a PC via serial port interface.
Keywords
FPGA, Xilinx, VGA, monitor, FPGA VGA modul, FPGA sériový port, FPGA, Xilinx, VGA, monitor, FPGA VGA module, FPGA Serial port interfaceLanguage
čeština (Czech)Study brunch
Elektronika a sdělovací technikaComposition of Committee
prof. Ing. Ivo Provazník, Ph.D. (předseda) prof. Ing. Tomáš Kratochvíl, Ph.D. (místopředseda) doc. Ing. Jiří Sedláček, CSc. (člen) Doc. Ing. Josef Dobeš, CSc. (člen) Ing. Zbyněk Lukeš, Ph.D. (člen) prof. Ing. Stanislav Zvánovec, Ph.D. (člen)Date of defence
2008-06-17Process of defence
Student prezentuje výsledky a postupy řešení své bakalářské práce. Následně odpovídá na dotazy vedoucího a oponenta práce a na dotazy členů zkušební komise.Result of the defence
práce byla úspěšně obhájenaPersistent identifier
http://hdl.handle.net/11012/15218Source
PIŠL, A. Jádro obvodu FPGA pro zobrazení dat na monitoru prostřednictvím portu VGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2008.Collections
- 2008 [567]