Show simple item record

Radar receiver beamforming implementation in FPGA

dc.contributor.advisorBohrn, Marekcs
dc.contributor.authorBárta, Jakubcs
dc.date.accessioned2019-08-27T11:54:09Z
dc.date.available2019-08-27T11:54:09Z
dc.date.created2019cs
dc.identifier.citationBÁRTA, J. Implementace tvarování anténních příjmových svazků radaru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.cs
dc.identifier.other119407cs
dc.identifier.urihttp://hdl.handle.net/11012/177762
dc.description.abstractPráce se v úvodu zabývá teorií radarů a jejich rozdělením. Dále představuje maticové antény, jejich parametry a možnosti práce s nimi. V hlavní části je proveden návrh systému pro výpočet tvarování příjímových svazků na FPGA Cyclone V a jeho ověření.cs
dc.description.abstractAt the begining of this thesis radar theory and classification of radar systems is explained. Next part introduces antenna arrays with it’s parameters and possibilities. Main part contains design of digital beamformer on FPGA Cyclone V and it’s validation.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectRadarcs
dc.subjectPSRcs
dc.subjectanténní řadacs
dc.subjectvyzařovací charakteristikacs
dc.subjectmonopulzcs
dc.subjecttvarování svazkucs
dc.subjectFPGAcs
dc.subjectAlteracs
dc.subjectCyclone Vcs
dc.subjectRadaren
dc.subjectPSRen
dc.subjectantena arrayen
dc.subjectantena patternen
dc.subjectmonopulseen
dc.subjectbeamformingen
dc.subjectFPGAen
dc.subjectAlteraen
dc.subjectCyclone Ven
dc.titleImplementace tvarování anténních příjmových svazků radaru v FPGAcs
dc.title.alternativeRadar receiver beamforming implementation in FPGAen
dc.typeTextcs
dcterms.dateAccepted2019-08-27cs
dcterms.modified2019-08-29-09:31:45cs
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid119407en
sync.item.dbtypeZPen
sync.item.insts2020.03.31 18:51:57en
sync.item.modts2020.03.31 15:56:41en
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
dc.contributor.refereeDvořák, Vojtěchcs
dc.description.markBcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeeprof. Ing. Jiří Kazelle, CSc. (předseda) doc. Ing. Jiří Háze, Ph.D. (místopředseda) doc. Ing. Petr Křivík, Ph.D. (člen) Ing. Marek Bohrn, Ph.D. (člen) doc. Ing. Vítězslav Novák, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce a odpovídal na otázky a připomínky oponenta a komise. 1) Je možné návrh provedený pro použité FPGA Cyclone V přenést přímo do cílového obvodu FPGA Arria 10? Jaké změny je třeba v návrhu provést? 2) Ve sčítačce v beamformeru není ošetřeno přetečení výsledku na úrovni VHDL. Jak je zajištěno, že k přetečení nedojde, např. rozsahem vstupních dat? 3) Jaké je využití zdrojů v použitém obvodu FPGA Cyclone V? Jaká je maximální pracovní frekvence? 4) Byl v rámci diplomové práce vytvořen program i pro hardwarový procesor HPS? Komise pokládala otázky k reálnému řešení aplikace. Student odpovídal na kladené otázky nepřesně nebo vůbec. Práci si špatně časově rozvrhl. Úroveň předložené práce je po stránce obsahové i textové velice slabá, až nedostačující. Textová část není v dostatečném rozsahu.cs
but.resultpráce nebyla úspěšně obhájenacs
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record