• čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • English 
    • čeština
    • English
    • русский
    • Deutsch
    • français
    • polski
    • українська
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta informačních technologií
  • 2007
  • View Item
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta informačních technologií
  • 2007
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Modelování HW designu v UGE

Hardware Modelling in UGE

Thumbnail
View/Open
review_14943.html (1.424Kb)
final-thesis.pdf (252.5Kb)
Author
Varga, Ladislav
Advisor
Smrčka, Aleš
Referee
Očenášek, Pavel
Grade
C
Altmetrics
Metadata
Show full item record
Abstract
Predmetom tejto práce bolo navrhnúť zásuvný modul pre program Univerzálny grafický editor, ktorý uživateľom umožní vytvárať návrh hardware. Návrh HW architektúry začína spravidla kreslením blokových schém navrhovaného systému. Návrh je potom zapísaný v niektorom z jazykov, slúžiacich pre popis hardware. Keďže implementácia návrhu v týchto jazykoch má modulárnu štruktúru, tzn. podobnú štruktúre blokovej schémy HW návrhu, je možné uvažovať o preklade schémy, ktorú v programe nakreslí vývojár, do zdrojového kódu jazyka pre popis hardware. Táto myšlienka má za cieľ uľahčiť návrhárom HW prácu, ktorá môže byť zautomatizovaná. Navrhnutý modul poskytuje prostriedky pre vytváranie HW schém a komponent na rôznej úrovni abstrakcie a interaktívne týmito úrovňami prechádzať. Modul tiež implementuje preklad nakreslenej HW schémy do kódu jazyka VHDL.
 
The goal of this thesis is to create a plugin for application Universal graphic editor, which will allow users to design a hardware architecture. Design of hardware architecture usualy starts with drawing of block diagrams of system which is being developed. Next step is to transcribe this drawn design into some hardware description language (HDL). Since structure of hardware design written in HDL is modular, i.e. similar to the structure of its block diagram, it's possible to translate block diagram of hardware design into HDL source code. The point of this idea is to get rid of designer's work on re-writing the block diagram into HDL language, as this can be automated. Designed plugin allows users to create block diagrams and new hardware components on different layers and switch between these layers interactively. Modul also implements the translation of drawn diagram into VHDL source code.
 
Keywords
Univerzálny grafický editor, UGE, dynamicky linkované knižnice, zásuvný modul, graf, návrh hardware, kreslenie schém, HW komponenty, preklad schémy do kódu VHDL, Universal graphic editor, UGE, dynamic link libraries, plugin, graph, diagram, hardware design, diagram drawing, hardware components, diagram translation into VHDL source code
Language
čeština (Czech)
Study brunch
Informační technologie
Composition of Committee
Date of defence
2007-02-16
Process of defence
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/187346
Source
VARGA, L. Modelování HW designu v UGE [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2007.
Collections
  • 2007 [114]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV