Show simple item record

Hardware accelerated data transfer using TLS protocol

dc.contributor.advisorSmékal, Davidcs
dc.contributor.authorZugárek, Adamcs
dc.date.accessioned2020-06-17T06:57:01Z
dc.date.available2020-06-17T06:57:01Z
dc.date.created2020cs
dc.identifier.citationZUGÁREK, A. Hardwarově akcelerovaný přenos dat s využitím TLS protokolu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.cs
dc.identifier.other126013cs
dc.identifier.urihttp://hdl.handle.net/11012/189219
dc.description.abstractTato práce se zabývá implementací kompletního kryptografického protokolu TLS, včetně řídící logiky a kryptografických systémů jež využívá. Cílem je implementace aplikace v technologii FPGA, aby mohla být použita v hardwarově akcelerovaných síťových kartách. Důvodem je podpora vyšších rychlostí, kterých se již na Ethernetu dosahuje, a absence implementace tohoto protokolu na FPGA. V první polovině práce je pospána teorie pro kryptografii následující popisem protokolu TLS, jeho vývojem, strukturou a fungováním. Druhá polovina se zabývá implementací na cílovou technologii, která je zde popsána. Pro implementaci protokolu je využito již existujících řešení daných kryptografických systémů, nebo alespoň jejich částí, které jsou dle potřeby upraveny dle požadavků TLS. Implementováno bylo jen několik částí protokolu, a to RSA, Diffie-Hellman, SHA a část AES. Z implementace těchto částí a dalšího zkoumání problematiky vyplynul a byl vyvozen závěr, že pro implementaci protokolu TLS jeho řídící logiky je technologie FPGA nevhodná. Bylo také doporučeno použít FPGA pouze pro provádění výpočtů kryptografických systémů, které jsou řízeny řídící logikou, jenž implementuje software na standartních procesorech.cs
dc.description.abstractThis paper describes implementation of the whole cryptographic protocol TLS including control logic and used cryptographic systems. The goal is to implement an application in the FPGA technology, so it could be used in hardware accelerated network card. The reason for this is new supported higher transmission speeds that Ethernet is able to operate on, and the absence of implementation of this protocol on FPGA. In the first half of this paper is described theory of cryptography followed by description of TLS protocol, its development, structure and operating workflow. The second half describes the implementation on the chosen technology that is also described here. It is used already existing solutions of given cryptographic systems for the implementation, or at least their parts that are modified if needed for TLS. It was implemented just several parts of whole protocol, such are RSA, Diffie-Hellman, SHA and part of AES. Based on these implementations and continuing studying in this matter it was made conclusion, that FPGA technology is inappropriate for implementation of TLS protocol and its control logic. Recommendation was also made to use FPGA only for making calculations of given cryptographic systems that are controlled by control logic from software implemented on standard processors.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVHDLcs
dc.subjectTLScs
dc.subjectFPGAcs
dc.subjecthardwarově akcelerovaná síťová kartacs
dc.subjectRSAcs
dc.subjectDiffie-Hellmancs
dc.subjectSHAcs
dc.subjectAEScs
dc.subjectVHDLen
dc.subjectTLSen
dc.subjectFPGAen
dc.subjecthardware accelerated network carden
dc.subjectRSAen
dc.subjectDiffie-Hellmanen
dc.subjectSHAen
dc.subjectAESen
dc.titleHardwarově akcelerovaný přenos dat s využitím TLS protokolucs
dc.title.alternativeHardware accelerated data transfer using TLS protocolen
dc.typeTextcs
dcterms.dateAccepted2020-06-16cs
dcterms.modified2020-06-17-06:16:21cs
thesis.disciplineTelekomunikační a informační technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid126013en
sync.item.dbtypeZPen
sync.item.insts2020.06.17 08:57:01en
sync.item.modts2020.06.17 08:15:36en
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
dc.contributor.refereePokorný, Jiřícs
dc.description.markEcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeeprof. Ing. Miloslav Filka, CSc. (předseda) prof. Ing. Ivan Baroňák, Ph.D. (místopředseda) Ing. Radomír Svoboda, Ph.D. (člen) Ing. Petr Münster, Ph.D. (člen) Ing. Jiří Mekyska, Ph.D. (člen) Ing. Stanislav Uchytil, Ph. D. (člen)cs
but.defenceStudent prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil diplomovou práci s výhradami a odpověděl na otázky členů komise a oponenta. Otázky: 1) Uvádíte, že implementace není na FPGA zařízeních vhodná z důvodu nedostatku zdrojů, I přes to, že např. u metody DH při použití délky operandu 16384 bitů, jsou LUTs využity ani ne z poloviny a REGs cca z jedné čtvrtiny, a to není nejvýkonnější FPGA karta. Kde tedy vzniká problém se zdroji? 2) Byly i jiné důvody pro nevyzkoušení metody na FPGA kromě časových? Bylo možné prakticky testovat FPGA hardware na dálku nebo pouze v prostorách školy? 3) Myslíte, že jste teoreticky schopen práci dopracovat a uspokojit připomínky oponenta?cs
but.resultpráce byla úspěšně obhájenacs
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record