Show simple item record

A Digital Network-on-chip Architecture Model for Diagnostics

dc.contributor.advisorŠťáva, Martincs
dc.contributor.authorValachovič, Marekcs
dc.date.accessioned2020-06-24T07:57:14Z
dc.date.available2020-06-24T07:57:14Z
dc.date.created2020cs
dc.identifier.citationVALACHOVIČ, M. Číslicový model architektury Network on Chip pro diagnostické účely [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.cs
dc.identifier.other127065cs
dc.identifier.urihttp://hdl.handle.net/11012/190350
dc.description.abstractZ důvodu stále se zvyšující se integrace na čipu je komunikace pomocí sběrnice čím dál méně výhodná. Z toho důvodu vznikl Network on Chip (NoC) jakožto řešení tohoto problému. V této práci jsou popsány základní bloky, ze kterých se NoC architektura skládá. Dále je podrobně popsán model této architektury s názvem Bonfire, jsou rozebrány jak funkční bloky, ze kterých je směrovač vytvořen tak i síťové rozhraní které spojuje tento směrovač s výkonnou jednotkou.cs
dc.description.abstractDue to increasing integration on the chip, bus structure for on-chip comunication is less and less advantageous. For this reason, Network on Chip (NoC) was created as a solution to this problém. In this work, the basic blocks of the NoC architecture are described. The model of this architecture called Nonfire is described in detail, both function blocks, from which the router is created, and the network Interface Connecting this router with the Processing Element.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectNetwork on Chipcs
dc.subjectsměrovačcs
dc.subjectNoC Bonfirecs
dc.subjectřízení toku datcs
dc.subjectvýkonost sítěcs
dc.subjectNetwork on Chipen
dc.subjectRouteren
dc.subjectNoC Bonfireen
dc.subjectFlow Controlen
dc.subjectnetwork performanceen
dc.titleČíslicový model architektury Network on Chip pro diagnostické účelycs
dc.title.alternativeA Digital Network-on-chip Architecture Model for Diagnosticsen
dc.typeTextcs
dcterms.dateAccepted2020-06-23cs
dcterms.modified2020-06-25-13:55:22cs
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
sync.item.dbid127065en
sync.item.dbtypeZPen
sync.item.insts2021.06.01 16:55:45en
sync.item.modts2021.06.01 16:14:28en
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
dc.contributor.refereeBohrn, Marekcs
dc.description.markBcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
but.committeedoc. Ing. Jiří Háze, Ph.D. (předseda) Ing. Břetislav Mikel, Ph.D. (místopředseda) Ing. Alexandr Otáhal, Ph.D. (člen) Ing. Vojtěch Dvořák (člen) Ing. Miroslav Zatloukal (člen)cs
but.defenceStudent seznámil členy komise se svou bakalářskou prací. Dále student zodpověděl všechny otázky kladéné během obhajoby a také otázky od openenta: Velikost FIFO ve směrovačích je dle mého názoru velice malá. Je to z důvodu, že je FIFO implementováno jako registrová paměť, nebo z jiného? Může nastat případ, že se FIFO ve směrovači zahltí? Jak je toto indikováno jednotce snažící se odesílat data a jak má tato jednotka reagovat? Je doplnění dat paritou dostatečné pro kontrolu chybného přenosu? Je možné systém rozšířit o kontrolu pomocí jiného mechanismu, který by potenciálně vyloučil víc chybových případů? Student odpovídal relativně plynně.cs
but.resultpráce byla úspěšně obhájenacs
but.programMikroelektronika a technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record