• čeština
    • English
    • русский
  • English 
    • čeština
    • English
    • русский
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2020
  • View Item
  •   Repository Home
  • Závěrečné práce
  • bakalářské práce
  • Fakulta elektrotechniky a komunikačních technologií
  • 2020
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Implementace algoritmu SHA-3 do FPGA

Implementation of SHA-3 algorithm in FPGA

Thumbnail
View/Open
appendix-1.zip (4.365Mb)
final-thesis.pdf (1.467Mb)
review_126965.html (5.917Kb)
Author
Ohnút, Petr
Advisor
Valach, Soběslav
Referee
Macho, Tomáš
Grade
A
Altmetrics
Metadata
Show full item record
Abstract
Bakalářské práce je zaměřena na popis algoritmu SHA3, technologie FPGA a možností implementovat algoritmus SHA3 do FPGA. Dále se zabýváme vlastním návrhem a implementací v jazyce Python a VHDL.
 
This Bachelors's thesis is focused on the description of SHA3 algorithm, an FPGA technology, and the possibility to implement the SHA3 algorithm into FPGA. It also deals with our design and implementation in Python and VHDL.
 
Keywords
FPGA, Kryptografie, SHA-3, FPGA, Cryptography, SHA-3
Language
čeština (Czech)
Study brunch
bez specializace
Composition of Committee
doc. Ing. Bohumil Klíma, Ph.D. (předseda) prof. Ing. Pavel Václavek, Ph.D. (místopředseda) Ing. Tomáš Jílek, Ph.D. (člen) Ing. Petr Málek, CSc. (člen) Ing. Radek Štohl, Ph.D. (člen) Ing. Soběslav Valach (člen)
Date of defence
2020-06-25
Process of defence
Student obhájil bakalářskou práci. Komise neměla žádné námitky k řešené práci. Během odborné rozpravy odpovídal na dotazy týkající se zrychlení výpočtu dílčích permutací a principu implementovaného algoritmu. Hlouběji byly řešeny výsledky porovnání studentem navrženého algoritmu a již dostupných řešení.
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/190626
Source
OHNÚT, P. Implementace algoritmu SHA-3 do FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Collections
  • 2020 [427]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV