Využití FPGA pro řízení a modelování BLDC motoru

Abstract

Práce se zabývá řešením úkolů v oblasti řízení BLDC motorů s využitím programovatelných hradlových polí (FPGA). S využitím modulárního HW dSPACE s FPGA kartou jsou řešeny problémy jako senzorové i bezsenzorové řízení BLDC motoru, real-time simulace tohoto motoru a řízení v tzv. degradovaném módu. Design FPGA je tvořen pomocí nástroje System Generator for DSP od firmy Xilinx. Vedlejším cílem práce je ukázat, že s rozvojem vysokoúrovňových nástrojů pro design FPGA je implementace algoritmů pro FPGA poměrně rychlá a efektivní a nevyžaduje dlouholeté zkušenosti a znalosti s programovatelnými hradlovými poly. Implementací algoritmů na FPGA místo procesorů získáme mnoho výhod, především v rychlosti zpracování a nízké latenci.

Thesis deals with the challenges in the field of BLDC motors control with the utilization of Field Programmable Gate Arrays (FPGA). Using the modular dSPACE hardware with the FPGA board, these issues are solved: sensored and sensorless control, real-time simulation of BLDC motor and control of BLDC motor in degraded mode. FPGA design is made using the System Generator for DSP from Xilinx. The side effect of work is to show that with the expansion of high-level tools for FPGA design, the implementation of algorithms for FPGA is relatively quick and efficient and does not require years of experience and big knowledge of field programmable gate arrays. The implementation of algorithms on FPGA instead of processors brings many advantages, in the first place the high speed processing and low latency.