• čeština
    • English
  • čeština 
    • čeština
    • English
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta informačních technologií
  • 2015
  • View Item
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta informačních technologií
  • 2015
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Využití syntézy na systémové úrovni pro aplikace s platformou ZYNQ

Using High-Level Synthesis for ZYNQ Platform Applications

Thumbnail
View/Open
final-thesis.pdf (4.223Mb)
Posudek-Oponent prace-17759_o.pdf (86.06Kb)
Posudek-Vedouci prace-17759_v.pdf (86.30Kb)
review_88748.html (1.466Kb)
Author
Husák, Jiří
Advisor
Fučík, Otto
Referee
Drábek, Vladimír
Grade
A
Altmetrics
Metadata
Show full item record
Abstract
Práce se zabývá využitím syntézy na systémové úrovni v aplikaci pro zpracování obrazu. Aplikace je určena pro platformu Xilinx ZYNQ. Komponenty v FPGA jsou popsány v jazyce C++. K implementaci bylo použito vývojové prostředí Xilinx Vivado HLS. V rámci práce byly navrženy a implementovány filtry obrazu (Sobelův, mediánový, bilaterální) a také architektura ke klasifikátoru AdaBoost pro detekci registračních značek vozidel. Jako rozšíření byla implementována komponenta pro vyhledávání začátku paketu.
 
This work describes using High-Level Synthesis in image processing application. The application is for Xilinx ZYNQ platform. The source code of components for FPGA is written in C++ programming language. For High-Level Synthesis is used Xilinx Vivado HLS tool. In the application are designed and implemented Sobel filter, Median filter, Bilateral filter and architecture for AdaBoost classificator. The extension of this work is implemented the component for network traffic. The component finds the begin of the packet.
 
Keywords
Syntéza na systémové úrovni, Xilinx Zynq, Vivado Design Suite, FPGA, zpracování obrazu, High-level synthesis, Xilinx Zynq, Vivado Design Suite, FPGA, Image Processing
Language
čeština (Czech)
Study brunch
Počítačové a vestavěné systémy
Composition of Committee
doc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) Prof. Ing. Jan Holub, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) RNDr. Marek Rychlý, Ph.D. (člen)
Date of defence
2015-06-19
Process of defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Co je to datový typ bayer_8 na str. 21, a kolik různých typů by to mohlo znamenat?
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/52270
Source
HUSÁK, J. Využití syntézy na systémové úrovni pro aplikace s platformou ZYNQ [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.
Collections
  • 2015 [190]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV