Show simple item record

Application Development Framework for the ARM Platform

dc.contributor.advisorVašíček, Zdeněkcs
dc.contributor.authorBuchta, Petrcs
dc.date.accessioned2019-05-17T07:17:10Z
dc.date.available2019-05-17T07:17:10Z
dc.date.created2015cs
dc.identifier.citationBUCHTA, P. Framework pro vývoj aplikací na platformě ARM [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2015.cs
dc.identifier.other88698cs
dc.identifier.urihttp://hdl.handle.net/11012/52313
dc.description.abstractTato diplomová práce se zabývá návrhem řešení a realizací frameworku, poskytující základní prostředky pro vývoj aplikací na studijním vývojovém kitu FITkit Minerva. První část této práce je věnována návrhu a implementaci datového kanálu mezi PC a kitem, pro jehož implementaci bylo zvoleno USB rozhraní. Dalším bodem je vytvoření komunikačního rozhraní mezi mikrokontrolérem, postaveným na jádře ARM Cortex M-4, a hradlovým polem FPGA Xilinx Spartan-6. Na straně FPGA byl následně vytvořen systém pro připojení HW komponent, které pomocí implementovaného rozhraní mohou komunikovat s mikrokontrolérem, například pro účely HW akcelerace. V rámci diplomové práce taktéž vznikl systém umožnující programování a ladění FPGA obvodu z vývojového prostředí Xilinx ISE bez nutnosti použití originálního JTAG adaptéru. Toho bylo docíleno využitím protokolu XVC, který umožňuje použití vlastního adaptéru, jež byl v tomto případě implementován jako součást softwaru mikrokontroléru.cs
dc.description.abstractThis master's thesis focuses on designing and implementing a framework that would offer basic program resources for application development on hardware platform FITkit Minerva. First part of this work focuses on designing a data channel between PC and the kit for which the USB interface was used. Next part focuses on implementing a channel between an ARM based microcontroller and FPGA Xilinx Spartan-6. That led to creating a special system inside FPGA that allows adding new HW components that communicate with the microcontroller, which can be used for implementing HW acceleration techniques. Another outcome of this work is a debugging interface that allows to program and debug FPGA using development environment Xilinx ISE without a need of the original Xilinx JTAG adapter. This was achieved by using the XVC protocol that allows to create a custom JTAG adapter that in this case was implemented in the software of the microcontroller.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFITkit Minervacs
dc.subjectFreescale Kinetis K60cs
dc.subjectXilinx Spartan-6cs
dc.subjectFTDIcs
dc.subjectXVCcs
dc.subjectFITkit Minervaen
dc.subjectFreescale Kinetis K60en
dc.subjectXilinx Spartan-6en
dc.subjectFTDIen
dc.subjectXVCen
dc.titleFramework pro vývoj aplikací na platformě ARMcs
dc.title.alternativeApplication Development Framework for the ARM Platformen
dc.typeTextcs
dcterms.dateAccepted2015-06-19cs
dcterms.modified2020-05-10-16:12:07cs
thesis.disciplinePočítačové a vestavěné systémycs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid88698en
sync.item.dbtypeZPen
sync.item.insts2020.06.23 11:10:08en
sync.item.modts2020.06.23 10:14:18en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereeSekanina, Lukášcs
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeedoc. Ing. Zdeněk Kotásek, CSc. (předseda) doc. Dr. Ing. Otto Fučík (místopředseda) Prof. Ing. Jan Holub, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) RNDr. Marek Rychlý, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: U hlavních dílčích výsledků projektu odhadněte časovou náročnost jejich vytvoření a zprovoznění.cs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail
Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record