• čeština
    • English
  • čeština 
    • čeština
    • English
  • Login
View Item 
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta informačních technologií
  • 2008
  • View Item
  •   Repository Home
  • Závěrečné práce
  • diplomové práce
  • Fakulta informačních technologií
  • 2008
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Implementace šifrovacích algoritmů v jazyku VHDL

Implementation of Encryption Algorithms in VHDL Language

Thumbnail
View/Open
final-thesis.pdf (599.9Kb)
review_25032.html (1.448Kb)
Author
Kožený, Petr
Advisor
Kořenek, Jan
Referee
Martínek, Tomáš
Grade
A
Alternative metrics PlumX
http://hdl.handle.net/11012/52686
Altmetrics
http://hdl.handle.net/11012/52686
http://hdl.handle.net/11012/52686
Metadata
Show full item record
Abstract
Tato práce se zabývá návrhem a implementací šifrovacích algoritmů AES a DES pro vestavěné systémy. Architektury jsou implementovány v jazyce VHDL a navrženy pro umístění do programovatelných logických polí FPGA. Výsledná řešení jsou určena pro obvody Xilinx Spartan 3. Obě architektury pracují v režimu ECB (Electronic Codebook) s použitím vyrovnávacích pamětí. Maximální propustnost navržené architektury DES je 370 Mb/s při pracovní frekvenci 104 MHz. Pro šifrování algoritmem AES je propustnost na maximální frekvenci 118 MHz až 228 Mb/s. Při porovnání se softwarovými implementacemi, určenými pro vestavěné systémy, dosáhly obě architektury podstatně vyšších propustností.
 
This thesis deals with design and implementation of AES and DES encryption architectures for embedded systems. Architectures are implemented in VHDL language and design for FPGA technology. The proposed implementations are mapped on the Xilinx Spartan 3 technology. Both architectures are applied in simple ECB (Electronic Codebook) scheme with cache memories. A maximum throughput of design DES architecture 370 Mbps is achived with clock frequency of 104 MHz. The throughput of AES architecture at the maximum clock frequency of 118 MHz is 228 Mbps. Compared to software implementations for embedded systems, we achieve significantly higher throughput for both architectures.
 
Keywords
DES, AES, šifrovací algoritmy, kryptografie, FPGA, ECB, vestavěné systémy, DES, AES, encryption algorithms, cryptography, FPGA, ECB, embedded systems
Language
čeština (Czech)
Study brunch
Počítačové systémy a sítě
Composition of Committee
Date of defence
2008-06-18
Process of defence
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/52686
Source
KOŽENÝ, P. Implementace šifrovacích algoritmů v jazyku VHDL [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2008.
Collections
  • 2008 [190]
Citace PRO

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV
 

 

Browse

All of repositoryCommunities & CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Portal of libraries | Central library on Facebook
DSpace software copyright © 2002-2015  DuraSpace
Contact Us | Send Feedback | Theme by @mire NV