Show simple item record

Testing of Wires and External Memory Components in FPGA

dc.contributor.advisorMartínek, Tomášcs
dc.contributor.authorLouda, Martincs
dc.date.accessioned2019-05-17T07:18:32Z
dc.date.available2019-05-17T07:18:32Z
dc.date.created2008cs
dc.identifier.citationLOUDA, M. Testování spojů a externích paměťových komponent v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2008.cs
dc.identifier.other25253cs
dc.identifier.urihttp://hdl.handle.net/11012/53209
dc.description.abstractTato práce se zabývá testováním propojů a paměťových prostředků na kartě COMBO2. Začátek práce je věnován představení problematiky testování propojů a pamětí typu RAM. V hlavní části práce je představen návrh obecné architektury testu propojů a testu paměťových prostředků, který je soustředěn na cílovou platformu FPGA.cs
dc.description.abstractThis work deals with COMBO2 card interconnect and memory devices testing. In the beginning of the paper, some existing testing algorithms for interconnect and RAM memories testing are introduced. This work is devoted to proposal of generic architecture for interconnect and memory devices testing. The proposed architecture is optimized for FPGA implementation.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjecttestování spojůcs
dc.subjecttestování pamětí RAMcs
dc.subjectMarch testcs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectHandel-Ccs
dc.subjectCOMBO2cs
dc.subjectinterconnect testingen
dc.subjectwires testingen
dc.subjectRAM memory testingen
dc.subjectMarch testen
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectHandel-Cen
dc.subjectCOMBO2en
dc.titleTestování spojů a externích paměťových komponent v FPGAcs
dc.title.alternativeTesting of Wires and External Memory Components in FPGAen
dc.typeTextcs
dcterms.dateAccepted2008-06-18cs
dcterms.modified2020-05-09-23:40:44cs
thesis.disciplinePočítačové systémy a sítěcs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid25253en
sync.item.dbtypeZPen
sync.item.insts2020.05.10 02:27:24en
sync.item.modts2020.05.10 01:20:08en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereeKořenek, Jancs
dc.description.markAcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeecs
but.defencecs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record