Show simple item record

Implementation of Generic Processor in FPGA

dc.contributor.advisorMartínek, Tomášcs
dc.contributor.authorMikušek, Petrcs
dc.date.accessioned2020-05-22T12:00:01Z
dc.date.available2020-05-22T12:00:01Z
dc.date.createdcs
dc.identifier.citationMIKUŠEK, P. Implementace generického procesoru v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .cs
dc.identifier.other15302cs
dc.identifier.urihttp://hdl.handle.net/11012/54028
dc.description.abstractTato práce se zabývá studií architektur vhodných pro vestavěné procesory, mezi něž patří i přenosem spouštěné architektury (TTA). Tyto architektury se programují uvedením přenosů dat a operace se spouští jako jejich vedlejší efekt. V tradičních operací spouštěných architekturách (OTA) program přímo udává požadované operace. Přesuny dat jsou v režii hardware a nemohou být řízeny a optimalizovány kompilátorem v době kompilace. Tento přístup přináší spoustu výhod po stránkách hardwarových i softwarových. Cílem této práce bylo provést návrh a implementaci ukázkového TTA procesoru v jazyce VHDL s následným ověřením realizace v hradlovém poli FPGA. Tento procesor je navržen do značné míry jako generický, tj. nastavitelný sadou parametrů, jako je datová šířka, počty sběrnic, atd.cs
dc.description.abstractThis thesis studies processor architectures suitable for embedded processors. This includes Transport Triggered Architectures (TTA). TTA is programmed by specifying data transport; operations are triggered as a side effect of data transports. In traditional Operation Triggered Architectures (OTA) requested operations are determined by program. Data transports are handled internally by hardware so it's impossible to control and optimize data transfer by compiler. This approach brings an advantage of hardware and software aspects. The aim of this thesis is to design and implement a sample TTA processor in VHDL followed by realization in FPGA. This processor is designed in a generic manner, i.e. customized by set of generic parameters such as data width, number of buses, etc.en
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectpřenosem spouštěné architekturycs
dc.subjectVLIWcs
dc.subjectarchitektury procesorůcs
dc.subjectVHDLcs
dc.subjectCOMBO6Xcs
dc.subjectFPGAcs
dc.subjectVirtex-II Procs
dc.subjecttransport triggered architecturesen
dc.subjectVLIWen
dc.subjectprocessor architecturesen
dc.subjectVHDLen
dc.subjectCOMBO6Xen
dc.subjectFPGAen
dc.subjectVirtex-II Proen
dc.titleImplementace generického procesoru v FPGAcs
dc.title.alternativeImplementation of Generic Processor in FPGAen
dc.typeTextcs
dcterms.modified2020-05-09-23:39:48cs
thesis.disciplinePočítačové systémy a sítěcs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
sync.item.dbid15302en
sync.item.dbtypeZPen
sync.item.insts2020.05.22 14:00:01en
sync.item.modts2020.05.22 13:18:23en
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
dc.contributor.refereeKořenek, Jancs
dc.description.markBcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
but.committeecs
but.defencecs
but.resultpráce byla úspěšně obhájenacs
but.programInformační technologiecs
but.jazykčeština (Czech)


Files in this item

Thumbnail
Thumbnail

This item appears in the following Collection(s)

Show simple item record