Hardwarová akcelerace šifrování síťového provozu

Abstract

Cílem této práce je navrhnout a implementovat vyskorychlostní šifrátor síťového provozus propustností 10Gb/s v jednom směru. Implementační platformou je FPGA Xilinx Virtex5vlx155t umístěné na kartě COMBOv2-LXT. Šifrování je založeno na algoritmu AESs použitím 128 bitového klíče. Zabezpečený protokol je použit ESP pracující nad protokolem IPv4. Design je plně syntetizovatelný nástrojem Xilinx ISE 11.3, bohužel se jej však nepodařilo prakticky otestovat na reálném hardware. Úspěšné testy byly provedeny v simulaci.

The aim of this thesis is to draft and implement high-speed encryptor of network trafic with throughput 10Gb/s in one way. It has been implementated for FPGA Xilinx Virtex5vlx155t placed on card COMBOv2-LXT. The encryption is based on AES algorithm using 128 bit key length. The security protokol is ESP in version for protokol IPv4. Design is fully synthesizable with tool Xilinx ISE 11.3, however it is not tested on real hardware. Tests in simulation works fine.