Akcelerace lineárního genetického programování v hardware

Accelerated Linear Genetic Programming in Hardware

Thumbnail
View/Open
Author
Advisor
Sekanina, Lukáš
Referee
Bidlo, Michal
Grade
D
Alternative metrics PlumX
http://hdl.handle.net/11012/54429
Metadata
Show full item record
Abstract
Tato práce se zabývá návrhem a implementací hardwarové akcelerace lineárního genetického programování symbolické regrese. Práce obsahuje teoretický úvod do problematiky moderních metod návrhu hardware a genetického programování. V dalších částech práce je popsán návrh a implementace akcelerátoru LGP pro symbolickou regresi.
 
The aim of this thesis is to design and implement hardware acceleration of linear genetic programming for symbolic regression. The thesis contains a theoretical introduction into the studies of modern hardware and genetic programming design. Design and implementation of the LGP for symbolic regression is described in the rest of the thesis.
 
Keywords
Hardwarová akcelerace, programovatelná hradlová pole, FPGA, VHDL, lineární genetické programování, symbolická regrese., Hardware acceleration, field-programmable gate array, FPGA, VHDL, linear genetic programming, symbolic regression.
Language
čeština (Czech)
Study field
Informační technologie
Composition of Committee
Date of defence
2009-06-19
Process of defence
Result of the defence
práce byla úspěšně obhájena
Persistent identifier
http://hdl.handle.net/11012/54429
Source
ŤUPA, J. Akcelerace lineárního genetického programování v hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2009.
Collections
Citace PRO